[发明专利]用于降低动态功率和峰值电流的SRAM位线和写入辅助装置与方法及双输入电平移位器有效

专利信息
申请号: 201710066008.1 申请日: 2012-12-27
公开(公告)号: CN107093440B 公开(公告)日: 2021-10-01
发明(设计)人: H·T·恩戈;D·J·卡明斯 申请(专利权)人: 英特尔公司
主分类号: G11C5/06 分类号: G11C5/06;G11C7/12;G11C11/419
代理公司: 北京东方亿思知识产权代理有限责任公司 11258 代理人: 杨佳婧
地址: 美国加*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 描述了一种装置,包括成组耦合在一起的多个存储器阵列、本地写入辅助逻辑单元、和读取/写入本地列复用器,以使得由所述组中的所述本地写入辅助逻辑单元和所述读取/写入本地列复用器占用的面积小于在使用全局写入辅助逻辑单元和读取/写入全局列复用器时所占用的面积。描述了一种具有集成锁存器的双输入电平移位器。描述了一种装置,包括:写入辅助脉冲发生器,所述写入辅助脉冲发生器工作在第一电源上;一个或多个上拉器件,所述一个或多个上拉器件耦合到所述写入辅助脉冲发生器,所述一个或多个上拉器件工作在与所述第一电源不同的第二电源上;以及输出节点,输出节点用以向存储器单元提供电源。
搜索关键词: 用于 降低 动态 功率 峰值 电流 sram 写入 辅助 装置 方法 输入 电平 移位
【主权项】:
一种装置,包括:分段式存储器阵列,其具有包括第一存储器子阵列和第二存储器子阵列的多个存储器子阵列,其中,所述第一存储器子阵列包括行和列,并且其中,所述第二存储器子阵列包括行和列;多个局部控制电路,其包括第一局部控制电路和第二局部控制电路,其中,所述第一局部控制电路耦合到所述第一存储器子阵列,并且其中,所述第二局部控制电路耦合到所述第二存储器子阵列;多个局部输入‑输出电路,其包括第一局部输入‑输出电路和第二局部输入‑输出电路,其中,所述第一局部输入‑输出电路耦合到所述第一存储器子阵列,并且其中,所述第二局部输入‑输出电路耦合到所述第二存储器子阵列;全局输入‑输出电路,其耦合到所述第一局部输入‑输出电路并且耦合到所述第二局部输入‑输出电路;以及全局控制电路,其耦合到所述第一局部控制电路并且耦合到所述第二局部控制电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710066008.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top