[发明专利]一种基于FPGA的实时仿真器的数模接口及其驱动方法有效
| 申请号： | 201710101014.6 | 申请日： | 2017-02-23 |
| 公开（公告）号： | CN106897114B | 公开（公告）日： | 2019-11-29 |
| 发明（设计）人： | 洪潮;周保荣;王成山;曾凡鹏;李鹏 | 申请（专利权）人： | 南方电网科学研究院有限责任公司;天津大学 |
| 主分类号： | G06F9/455 | 分类号： | G06F9/455;G06F13/40 |
| 代理公司： | 11274 北京中博世达专利商标代理有限公司 | 代理人： | 申健<国际申请>=<国际公布>=<进入国 |
| 地址： | 510080 广东省广州市越*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施例提供了一种基于FPGA的实时仿真器的数模接口及其驱动方法，涉及实时仿真器技术领域，解决了现有技术中实时仿真器之间以及实时仿真器和外部设备间的接口通用性较低、信息交互的速度较低的问题。该数模接口，包括，双速率随机存取存贮器、浮点数定点数转换模块、数模转换板卡、第一寄存器、第二寄存器以及地址生成模块。本发明实施例用于实时仿真器的数模接口的制造。 | ||
| 搜索关键词： | 一种 基于 fpga 实时 仿真器 数模 接口 及其 驱动 方法 | ||
【主权项】：
1.一种基于FPGA的实时仿真器的数模接口，其特征在于，包括：双速率随机存取存贮器、浮点数定点数转换模块、数模转换板卡以及地址转换模块；/n所述浮点数定点数转换模块的输入端连接所述基于FPGA的实时仿真器的输出端，所述浮点数定点数转换模块的输出端连接所述双速率随机存取存贮器的输入端；/n所述双速率随机存取存贮器的输入端连接所述浮点数定点数转换模块以及所述地址转换模块，所述双速率随机存取存贮器的输出端连接所述数模转换板卡；/n所述地址转换模块的输入端连接所述基于FPGA的实时仿真器的输出端，所述地址转换模块的输出端连接所述双速率随机存取存贮器的输入端；/n所述数模转换板卡的输入端连接所述双速率随机存取存贮器的输出端，所述数模转换板卡的输出端连接外部的模拟设备；/n其中，/n所述基于FPGA的实时仿真器，用于在所述FPGA中生成所述实时仿真器的驱动时钟clk-sim、所述数模转换板卡的驱动时钟clk-da以及所述数模转换板卡的使能信号oe-da；并在仿真开始前初始化所述基于FPGA的实时仿真器的仿真参数，根据所述初始化的仿真参数，在每个仿真步长内生成对应该步长的64位双精度浮点数形式的仿真结果out-ch；/n所述浮点数定点数转换模块，用于将所述基于FPGA的实时仿真器输出的所述64位双精度浮点数形式的仿真结果out-ch转换为64位定点数形式的仿真结果da-input；/n所述双速率随机存取存贮器，用于根据所述驱动时钟clk-sim中的写地址信号addr-w，存储所述浮点数定点数转换模块转换的所述64位定点数形式的仿真结果da-input；/n所述地址转换模块，用于将所述驱动时钟clk-sim中的写地址信号addr-w转换为所述驱动时钟clk-da中的读地址信号addr-r；/n所述双速率随机存取存贮器，用于根据所述地址转换模块生成的所述读地址信号addr-r读取所述64位定点数形式的仿真结果da-input，并将读取的所述64位定点数形式的仿真结果da-input中的第N位至第N-M+1位转换为M位偏移二进制码的仿真结果da-out，输出到所述的数模转换板卡中；/n所述数模转换板卡，用于根据所述使能信号oe-da处于持续工作状态，并输出所述M位偏移二进制码的仿真结果da-out对应的模拟信号至所述外部的模拟设备，所述N和所述M为所述基于FPGA的实时仿真器的数模接口的截位参数。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南方电网科学研究院有限责任公司;天津大学，未经南方电网科学研究院有限责任公司;天津大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710101014.6/，转载请声明来源钻瓜专利网。
