[发明专利]含有高于衬底解码级的紧凑型三维存储器

摘要

紧凑型三维存储器（3D‑MC）的高于衬底解码级可以是层内解码级、层间解码级、或及其组合。对于层内解码级，同一存储层中的地址线可以共享同一接触通道孔；对于层间解码级，不同存储层中的地址线可以共享同一接触通道孔。

主权项

1.一种含有一层内解码级的紧凑型三维存储器（3D‑MC），其特征在于含有：一含有晶体管的半导体衬底(0)；一堆叠在该半导体衬底(0)上的存储层(10)，该存储层(10)含有至少一存储阵列(100A)和该层内解码级(100P)；一将该存储层(10)和该衬底(0)耦合的接触通道孔(13ac)；其中，该存储阵列(100A)含有从该存储阵列(100A)延伸到该层内解码级(100P)的、包括第一和第二地址线(11a、11c)的多条x地址线；多条与该x地址线相交的y地址线(12a)；以及，多个位于所述x地址线和所述y地址线交叉处的存储器件，(1aa、1ac)，每个存储器件含有一二极管或一类二极管器件；该层内解码级(100P)含有与所述多条x地址线(11a、11c)相交的、包括第一和第二控制线(17a、17b)的多条控制线；以及，包括第一和第二解码器件(3aa、3cb)的多个解码器件，该第一解码器件(3aa)位于该第一地址线(11a)和该第一控制线(17a)的交叉处；该第二解码器件(3cb)位于该第二地址线(11c)和该第二控制线(17b)的交叉处；每个解码器件含有一晶体管或一类晶体管器件；该层内解码级具有两种模式：在第一模式，该第一解码器件(3aa)接通、该第二解码器(3cb)断开，该第一地址线(11a)与该接触通道孔(13ac)耦合；在第二模式，该第一解码器件(3aa)断开、该第二解码器(3cb)接通，该第二地址线(11c)与该接触通道孔(13ac)耦合。