[发明专利]半导体装置

摘要

本发明的实施方式提供一种能够提高ESD耐压的半导体装置。实施方式的半导体装置包含：第1及第2配线(22)，连接于端子(10)；第3及第4配线，连接于接地电压配线(20)；第1NMOS晶体管(12)，连接于第1配线(22)及第3配线(21a)；第2NMOS晶体管(12)，连接于第1配线(22)及第4配线(21b)；及第3NMOS晶体管(12)，连接于第2配线(22)及第4配线(21b)。从第1配线(22)经由第1NMOS晶体管(12)及第3配线(21a)到达接地电压配线(20)的第1电流路径的电阻值，高于从第1配线(22)经由第2NMOS晶体管(12)及第4配线(21b)到达接地电压配线(20)的第2电流路径的电阻值。

主权项

一种半导体装置，其特征在于包括：第1及第2配线，连接于与外部机器连接之端子；第3及第4配线，连接于接地电压配线；第1NMOS晶体管，源极及漏极中的一个连接于所述第1配线，所述源极及漏极中的另一个连接于所述第3配线，栅极连接于所述接地电压配线；第2NMOS晶体管，源极及漏极中的一个连接于所述第1配线，所述源极及漏极中的另一个连接于所述第4配线，栅极连接于所述接地电压配线；及第3NMOS晶体管，源极及漏极中的一个连接于所述第2配线，所述源极及漏极中的另一个连接于所述第4配线，栅极连接于所述接地电压配线；且由ESD产生的放电电流从所述端子流向所述接地电压配线时，从所述第1配线经由所述第1NMOS晶体管及所述第3配线到达所述接地电压配线的第1电流路径的电阻值，高于从所述第1配线经由所述第2NMOS晶体管及所述第4配线到达所述接地电压配线的第2电流路径的电阻值。