[发明专利]一种异步与同步相结合的RFID数字芯片电路结构

摘要

本发明提供一种异步与同步相结合的RFID数字芯片电路结构，该RFID数字芯片电路结构包括异步处理模块、同步外围解码模块、同步外围计时模块和同步外围编码模块，所述同步外围解码模块完成对解调信号DEMO_DATA的跳沿检测和对符号位长度进行计数；所述同步外围计时模块在异步处理模块发出的计时请求信号的控制下，进行预设延时的T1、T2和T4计时；同步外围编码模块完成编码时钟生成和对编码位的编码；异步处理模块分别通过拉通道与同步外围解码模块相连，通过无数据通道与同步外围计时模块相连，通过推通道与同步外围编码模块相连。采用本发明能够有效降低芯片功耗，有利于其工程化和量产。

主权项

1.一种异步与同步相结合的RFID数字芯片电路结构，其特征在于，包括异步处理模块(10)、同步外围解码模块(11)、同步外围计时模块(12)和同步外围编码模块(13)，所述同步外围解码模块(11)包括异步‑同步接口0(110)、跳沿检测模块(111)和符号位长度计数模块(112)，所述同步外围解码模块(11)完成对解调信号DEMO_DATA(113)的跳沿检测和对符号位长度进行计数；所述同步外围计时模块(12)包括异步‑同步接口1(120)和计时模块(121)，所述同步外围计时模块(12)在异步处理模块(10)发出的计时请求信号的控制下，进行预设延时的T1、T2和T4计时；所述同步外围编码模块(13)包括异步‑同步接口2(130)、分频模块(131)和编码模块(132)；同步外围编码模块(13)完成编码时钟生成和对编码位的编码；所述异步处理模块(10)通过拉通道(14)与同步外围解码模块(11)相连，所述异步处理模块(10)通过无数据通道(15)与同步外围计时模块(12)相连，所述异步处理模块(10)通过推通道(16)与同步外围编码模块(13)相连，在同步解码时钟的控制下，跳沿检测模块(111)对模拟前端解调出的DEMO_DATA(113)进行同步和跳沿检测，DEMO_DATA(113)的有效跳沿作为符号位长度计数模块(112)的计数启动信号，其下一个有效跳沿作为下一次解码计数的启动信号并作为本次解码计数的结束信号，同时将本次的解码计数值通过异步‑同步接口0(110)作为计数信号(142)直接输出到异步处理模块(10)，本次解码计数的结束信号与计数请求信号(140)通过一个2输入的AND门相与后生成计数应答信号(141)，该应答信号(141)由低到高的变化使得其请求信号(140)由高变低，随着应答信号(141)的由高变低从而完成一次完整的四相握手过程。