[发明专利]芯片封装结构的制作方法与基板结构有效
申请号: | 201710146934.X | 申请日: | 2017-03-13 |
公开(公告)号: | CN108615686B | 公开(公告)日: | 2020-06-09 |
发明(设计)人: | 李婷婷;陈宪章;黄东鸿 | 申请(专利权)人: | 南茂科技股份有限公司 |
主分类号: | H01L21/56 | 分类号: | H01L21/56;H01L23/12 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 马雯雯;臧建明 |
地址: | 中国台湾新竹科*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种芯片封装结构的制作方法与基板结构,其中制作方法包括以下步骤。首先,提供载板,且载板包括基材与连接基材的离型膜。接着,形成叠层结构层于离型膜上,并图案化叠层结构,以形成贯穿至少部分叠层结构的预断沟槽,其中预断沟槽位于叠层结构的边缘,且将叠层结构划分为芯片设置部与预断部。接着,设置芯片于芯片设置部上。接着,形成封装胶体于芯片设置部上,并包覆芯片。之后,沿预断沟槽断开预断部与芯片设置部,并通过预断部移除离型膜与基材。本发明不仅能提高制程上的便利性,也能避免于移除载板时对芯片封装结构造成损伤以提高制程上的良率。 | ||
搜索关键词: | 芯片 封装 结构 制作方法 板结 | ||
【主权项】:
1.一种芯片封装结构的制作方法,其特征在于,包括:提供载板,且所述载板包括基材与连接所述基材的离型膜;形成叠层结构层于所述离型膜上,并图案化所述叠层结构,以形成贯穿至少部分所述叠层结构的预断沟槽,其中所述预断沟槽位于所述叠层结构的边缘,且将所述叠层结构划分为芯片设置部与预断部;设置芯片于所述芯片设置部上;形成封装胶体于所述芯片设置部上,并包覆所述芯片;以及沿所述预断沟槽断开所述预断部与所述芯片设置部,并通过所述预断部移除所述离型膜与所述基材。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南茂科技股份有限公司,未经南茂科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710146934.X/,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构及其制造方法
- 下一篇:一种集成电路芯片的金凸块制造工艺
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造