[发明专利]一种基于模型压缩的递归神经网络加速器的硬件架构有效
申请号: | 201710151781.8 | 申请日: | 2017-03-10 |
公开(公告)号: | CN107633298B | 公开(公告)日: | 2021-02-05 |
发明(设计)人: | 王中风;王智生;林军 | 申请(专利权)人: | 南京风兴科技有限公司 |
主分类号: | G06N3/063 | 分类号: | G06N3/063 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 逯长明;许伟群 |
地址: | 210032 江苏省南京市*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于模型压缩的递归神经网络加速器的硬件架构。硬件架构包含以下部分:矩阵乘加单元,用于实现神经网络中主要的矩阵向量乘法运算,该单元由多个乘加单元簇组成,每个乘加单元簇内包含多个由不同的基本乘加单元构成的乘加单元块,其数量直接决定加速器的并行度和吞吐率;多个双端片上静态随机存储器,其中有三个用于存储递归神经网络计算时产生的中间结果,并且有两个构成乒乓存储结构以提高数据存取效率,其余存储器用于存储神经网络的参数;多个非线性计算单元,用于实现神经网络中的非线性函数;控制单元,用于产生相关控制信号及控制数据流的流动。本发明可以实现很高的硬件效率,且可扩展性强,是一种可用于智能人机交互、机器人控制等相关领域嵌入式系统的合理方案。 | ||
搜索关键词: | 一种 基于 模型 压缩 递归 神经网络 加速器 硬件 架构 | ||
【主权项】:
一种基于模型压缩的递归神经网络加速器的硬件架构,其特征在于,硬件架构包括:(11)矩阵乘加单元MAT‑VEC,用于实现神经网络中主要的矩阵向量乘法运算,该单元内含多个乘加单元簇MVU/CMVU,每个乘加单元簇用于处理递归神经网络中的一个矩阵向量乘法;(12)多个硬件友好的非线性计算单元Sigmoid/Tanh,用于实现神经网络中的非线性函数;(13)多个双端片上静态随机存储器,其中有两个存储中间状态的存储器HRAM0和HRAM1组成乒乓存储结构以提高数据存取效率,其余还包括另外一个状态存储器CRAM和由多个参数存储单元组成的参数存储单元块WRAMs用于存储递归神经网络的模型参数;(14)控制单元,用于产生相关控制信号及控制数据流的流动。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京风兴科技有限公司,未经南京风兴科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710151781.8/,转载请声明来源钻瓜专利网。