[发明专利]一种基于延迟槽补偿的DSP流水线模拟方法在审
申请号: | 201710156920.6 | 申请日: | 2017-03-16 |
公开(公告)号: | CN106933652A | 公开(公告)日: | 2017-07-07 |
发明(设计)人: | 卢建鹏 | 申请(专利权)人: | 浙江大学 |
主分类号: | G06F9/455 | 分类号: | G06F9/455;G06F9/38 |
代理公司: | 杭州求是专利事务所有限公司33200 | 代理人: | 邱启旺 |
地址: | 310058 浙江*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于延迟槽补偿的DSP流水线模拟方法,通过按照流水线的效果来模拟,弥补了传统的按照流水线行为来模拟的方法带来的程序执行效率低下的缺点。本发明的主要思想是(1)通过剪裁模拟的流水线,加速流水线的流动,从而加快负载程序的执行速度;(2)通过延迟槽补偿机制,在流水线被剪裁的情况下,保证软件流水与硬件流水的效果一致,从而保证程序的正确执行。 | ||
搜索关键词: | 一种 基于 延迟 补偿 dsp 流水线 模拟 方法 | ||
【主权项】:
一种基于延迟槽补偿的DSP流水线模拟方法,其特征在于,具体包括如下步骤:(1)解析目标文件,得到代码段和程序入口点,把代码段加载到模拟内存中。(2)对代码段的指令进行译码,保存译码后的信息,得到PC到译码后的信息的映射关系。(3)初始化延迟槽,初始化PC为程序入口点,清空延迟槽内的所有结点。(4)令CPU向前迭代一个时钟,根据当前的PC值,通过步骤(2)得到的映射关系,得到当前指令对应的译码后的信息,解释执行当前指令,如果该指令在非E1阶段写回,则在延迟槽中新增一个结点,该结点保存了需要写回的目的寄存器、写回的结果值以及写回的时间(CPU时钟数);如果该指令在E1阶段写回,则直接将结果写回寄存器。(5)检查延迟槽内所有结点写回的时间是否与当前时间一致,若结点写回的时间与当前时间保持一致,则将结点记录的信息进行写回,然后移除该结点。(6)循环步骤(4)‑步骤(5),直到最后一条指令执行完毕,完成了流水线的模拟。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江大学,未经浙江大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710156920.6/,转载请声明来源钻瓜专利网。