[发明专利]堆叠型半导体封装件有效
| 申请号： | 201710160149.X | 申请日： | 2017-03-17 |
| 公开（公告）号： | CN107293520B | 公开（公告）日： | 2023-04-07 |
| 发明（设计）人： | 史洪宾;李俊镐 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L23/00 | 分类号： | H01L23/00;H01L23/498 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 刘灿强;田野 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种半导体封装件，该半导体封装件包括：下封装件，包括下封装件基底、设置在下封装件基底上的下半导体芯片和设置在下封装件基底上的下成型层；以及上封装件，设置在下封装件上。上封装件包括上封装件基底和设置在上封装件基底上的上半导体芯片。半导体封装件另外包括设置在下封装件基底和上封装件基底之间的连接端子。连接端子包括最外连接端子和内连接端子。内连接端子设置在下半导体芯片和最外连接端子之间。半导体封装件还包括设置在下封装件基底和上封装件基底之间的第一底填充层。最外连接端子中的至少一个设置在下成型层的外侧。 | ||
| 搜索关键词： | 堆叠 半导体 封装 | ||
【主权项】：
一种半导体封装件，所述半导体封装件包括：下封装件，包括下封装件基底、设置在下封装件基底上的下半导体芯片和设置在下封装件基底上的下成型层；上封装件，设置在下封装件上，其中，上封装件包括上封装件基底和设置在上封装件基底上的上半导体芯片；多个连接端子，设置在下封装件基底和上封装件基底之间，其中，多个连接端子包括多个最外连接端子和多个内连接端子，其中，多个内连接端子设置在下半导体芯片和多个最外连接端子之间；第一底填充层，设置在下封装件基底和上封装件基底之间，其中，多个最外连接端子中的至少一个设置在下成型层的外侧。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710160149.X/，转载请声明来源钻瓜专利网。
- 上一篇：具有伪装功能的半导体装置
- 下一篇：一种智能功率模块及其制造方法
