[发明专利]含有三维存储阵列的集成神经网络处理器有效
| 申请号： | 201710171413.X | 申请日： | 2017-03-21 |
| 公开（公告）号： | CN107220704B | 公开（公告）日： | 2021-08-17 |
| 发明（设计）人： | 张国飙 | 申请（专利权）人： | 杭州海存信息技术有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 310051 浙江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种含有三维存储（3D‑M）阵列的集成神经网络处理器，它含有多个储算单元。每个储算单元含有一神经计算电路和至少一3D‑M阵列：神经计算电路进行神经计算，3D‑M阵列存储突触权重。3D‑M阵列和神经计算电路之间的三维集成不仅能提升单位面积的计算能力，还能大幅增加单位面积的存储容量。 | ||
| 搜索关键词： | 含有 三维 存储 阵列 集成 神经网络 处理器 | ||
【主权项】：
一种集成神经处理器(200)，其特征在于含有：一含有多个晶体管的半导体衬底(0)；多个形成在在该半导体衬底(0)上的神经存储处理（NSPU）单元(100aa‑100mn)，每个存储处理单元(100ij)含有至少一三维存储 (3D‑M)阵列(170)和一神经处理电路(180)，其中：所述3D‑M阵列(170)堆叠在该神经处理电路(180)上方，该3D‑M阵列(170)存储至少一突触权重；所述神经处理电路(180)位于该衬底(0)中，该神经处理电路(180)利用该突触权重进行神经计算；所述3D‑M阵列(170)和所述神经处理电路(180)通过多个接触通道孔(1av, 3av)电耦合。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州海存信息技术有限公司，未经杭州海存信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710171413.X/，转载请声明来源钻瓜专利网。
- 上一篇：USB装置及其制造方法
- 下一篇：常减压装置常压塔顶干点预测方法
