[发明专利]一种支持非易失“与非”逻辑的三端忆阻器及实现方法

摘要

本发明公开了一种支持非易失“与非”逻辑的三端忆阻器及实现方法。本发明采用底电极、阻变层和顶电极形成MIM纳米堆垛结构，再覆盖绝缘调制层，在绝缘调制层上形成调制电极；只有在调制电极和顶电极同时施加高电压时，两个叠加电场共同作用，阻变层中的离子发生输运，形成局域的导电通道，导致电阻降低，由高阻态转变为低阻态，逻辑运算的结果通过电阻状态以非易失的形式存储在三端忆阻器当中，从而实现非易失“与非”逻辑功能；本发明中的非易失“与非”逻辑门实现仅需单个三端忆阻器，有利于提高非易失电路集成密度，降低逻辑级联的复杂度，并有利于降低电路的功耗。此外，本发明涉及的三端忆阻器制备工艺与传统CMOS工艺相兼容。

主权项

1.一种支持非易失“与非”逻辑的三端忆阻器，其特征在于，所述三端忆阻器包括：衬底、底电极、阻变层、顶电极、绝缘调制层和调制电极；其中，在衬底上定义出底电极的图形，在衬底上依次形成底电极、阻变层和顶电极，底电极、阻变层和顶电极形成MIM(金属‑绝缘体‑金属)纳米堆垛结构；在衬底和MIM纳米堆垛结构上形成绝缘调制层，绝缘调制层覆盖衬底、MIM纳米堆垛结构的顶面和两个侧壁；在绝缘调制层上形成调制电极及与其相连接的调制电极引出端，调制电极环绕MIM纳米堆垛结构；在绝缘调制层、顶电极和阻变层中形成底电极引出孔，底电极引出孔暴露出来的那部分底电极作为底电极引出端；在绝缘调制层中形成顶电极引出孔，并在绝缘调制层上形成顶电极引出端，在顶电极引出孔中淀积金属从而将顶电极连接至顶电极引出端；调制电极通过绝缘调制层与阻变层在侧壁发生作用；将分别施加在顶电极和调制电极的电压信号定义为逻辑输入变量，高电平为逻辑“1”，低电平为逻辑“0”，将在电学操作之后的电阻状态定义为逻辑输出变量，高电阻为逻辑“1”，低电阻为逻辑“0”；只有在调制电极和顶电极同时施加高电压时，两个叠加电场共同作用，使得阻变层中的离子发生输运，形成局域的导电通道，导致电阻降低，由高阻态转变为低阻态，逻辑运算的结果通过电阻状态以非易失的形式存储在三端忆阻器当中，从而实现非易失“与非”逻辑功能。