[发明专利]半导体结构及其形成方法

摘要

一种半导体结构及其形成方法，方法包括：提供包括NMOS区域的基底；在基底上形成栅极结构；在栅极结构两侧基底内形成N区凹槽；在N区凹槽内形成N区掺杂外延层，N区掺杂外延层为第一N型掺杂外延层和第二N型掺杂外延层构成的叠层结构，第一N型掺杂外延层为掺杂有N型离子的第一外延层，第二N型掺杂外延层为掺杂有N型离子的第二外延层，第二外延层的禁带宽度小于第一外延层的禁带宽度；在N区掺杂外延层上形成层间介质层；在层间介质层内形成露出N区掺杂外延层的第一接触开口；在第一接触开口内形成第一接触孔插塞。本发明通过掺杂有N型离子的第二外延层以降低肖特基势垒高度，并提高N区掺杂外延层的N型离子浓度，从而减小接触电阻。

主权项

1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括用于形成N型器件的NMOS区域；在所述基底上形成栅极结构；在所述NMOS区域栅极结构两侧的基底内形成N区凹槽；在所述N区凹槽内形成N区掺杂外延层，所述N区掺杂外延层为第一N型掺杂外延层和第二N型掺杂外延层构成的叠层结构，其中，所述第一N型掺杂外延层为掺杂有N型离子的第一外延层，所述第二N型掺杂外延层为掺杂有N型离子的第二外延层，所述第二外延层的禁带宽度小于所述第一外延层的禁带宽度；在所述N区掺杂外延层上形成层间介质层；在所述NMOS区域的层间介质层内形成露出所述N区掺杂外延层的第一接触开口；在所述第一接触开口内形成与所述N区掺杂外延层电连接的第一接触孔插塞。