[发明专利]叠层封装结构及其形成方法有效
| 申请号： | 201710191262.4 | 申请日： | 2017-03-28 |
| 公开（公告）号： | CN107293518B | 公开（公告）日： | 2020-10-27 |
| 发明（设计）人： | 余振华;蔡柏豪;林俊成;郑礼辉 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/98 | 分类号： | H01L21/98;H01L23/552;H01L25/18 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供的方法包括形成半导体器件，该半导体器件包括由模塑材料围绕的半导体管芯，其中，半导体器件的接触金属件具有暴露的边缘，将半导体器件置于具有内壁和外壁的托盘内，其中，该内壁位于半导体器件下面并且位于半导体器件的外边缘和半导体器件的凸块的外边缘之间，在半导体器件和托盘上沉积金属屏蔽层，其中，金属屏蔽层与接触金属件的暴露的边缘直接接触，然后将半导体器件与托盘分开。本发明的实施例还提供了叠层封装半导体器件。 | ||
| 搜索关键词： | 封装 结构 及其 形成 方法 | ||
【主权项】：
一种形成叠层封装结构的方法，包括：形成半导体器件，所述半导体器件包括由模塑材料围绕的半导体管芯，其中，所述半导体器件的接触金属件具有暴露的边缘；将所述半导体器件放入具有内壁和外壁的托盘内，其中，所述内壁位于所述半导体器件下面并且位于所述半导体器件的外边缘和所述半导体器件的凸块的外边缘之间；在所述半导体器件和所述托盘上沉积金属屏蔽层，其中，所述金属屏蔽层与所述接触金属件的所述暴露的边缘直接接触；以及将所述半导体器件与所述托盘分开。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710191262.4/，转载请声明来源钻瓜专利网。
- 上一篇：键合加热控制装置及其方法
- 下一篇：具有伪装功能的半导体装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
