[发明专利]屏蔽栅沟槽功率器件及其制造方法

摘要

本发明公开了一种屏蔽栅沟槽功率器件，栅极结构的多晶硅栅形成于深沟槽顶部侧面，两侧的多晶硅栅之间形成有第二介质层且该第二介质层深入到多晶硅栅的底部，源极多晶硅形成于第二介质层的底部，在源极多晶硅和深沟槽的侧面和底部表面之间隔离有底部介质层。第二介质层实现源极多晶硅和多晶硅栅之间的隔离，能减少源极多晶硅和多晶硅栅之间的寄生电容。本发明还公开了一种屏蔽栅沟槽功率器件的制造方法。本发明能降低器件的栅源寄生电容，改善器件的输入电容并提高器件的性能。

主权项

一种屏蔽栅沟槽功率器件，其特征在于，栅极结构包括：形成于半导体衬底中的深沟槽，在所述深沟槽的底部表面和侧面形成有底部介质层；在所述底部介质层顶部的所述深沟槽的侧面依次形成有栅介质层和多晶硅栅；所述底部介质层未将所述深沟槽完全填充，令所述深沟槽中所述底部介质层所围区域为底部沟槽以及所述多晶硅栅所围区域为顶部沟槽；所述栅介质层和所述多晶硅栅的叠加宽度小于底部的所述底部介质层的宽度，所述顶部沟槽的宽度大于所述底部沟槽的宽度；在所述底部沟槽中填充有源极多晶硅，所述源极多晶硅的顶部表面低于所述底部沟槽的顶部表面；第二介质层完全填充在所述源极多晶硅顶部的所述底部沟槽以及所述顶部沟槽中，所述第二介质层实现所述源极多晶硅以及所述多晶硅栅之间的隔离；通过所述第二介质层减少所述源极多晶硅和所述多晶硅栅之间的寄生电容；所述第二介质层深入到所述底部沟槽中的深度越深所述源极多晶硅和所述多晶硅栅之间的寄生电容越小，所述第二介质层的宽度越大所述源极多晶硅和所述多晶硅栅之间的寄生电容越小。