[发明专利]半导体器件及其制造方法有效
| 申请号： | 201710211272.X | 申请日： | 2017-03-31 |
| 公开（公告）号： | CN107275402B | 公开（公告）日： | 2020-04-21 |
| 发明（设计）人： | 王怀峰;艾瑞克·布劳恩;汪玲 | 申请（专利权）人： | 成都芯源系统有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/423 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 611731 四川省成都市成都*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种半导体器件及其制作方法。该半导体器件集成了吸收电路用于吸收半导体器件切换时的尖峰电压。该吸收电路包括多个伪沟槽栅结构。伪沟槽栅包括从半导体器件的顶面垂直向下延伸进入半导体初始层的沟槽，沟槽中淀积导电材料，在沟槽的底面和侧面生长沟槽电介质层用于将导电材料和半导体初始层隔开。该伪沟槽栅结构可以灵活设置吸收电路的电阻、电容值，提高半导体器件吸收尖峰电压的能力。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
一种横向金属氧化物半导体器件，具有元胞区，所述元胞区包括：具有第一掺杂类型的半导体初始层；具有第一掺杂类型的漏区，位于半导体初始层内；具有第二掺杂类型的体区，形成于半导体初始层内，位于漏区旁边；平面栅区，形成于体区之上；具有第一掺杂类型的源区，形成于体区内，其中，体区将漏区和源区隔开；以及第一伪沟槽栅，自半导体器件顶面垂直向下延伸穿过体区进入半导体初始层，其中，体区将第一伪沟槽栅和源区隔开，使第一伪沟槽栅和源区不发生接触或临近。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都芯源系统有限公司，未经成都芯源系统有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710211272.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
