[发明专利]半导体装置的形成方法在审
| 申请号： | 201710242981.4 | 申请日： | 2017-04-14 |
| 公开（公告）号： | CN108074865A | 公开（公告）日： | 2018-05-25 |
| 发明（设计）人： | 卓鸿文;吕文祯;蔡维东;许峰嘉 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82;H01L21/66 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 李昕巍;章侃铱 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开一种半导体装置的形成方法，该方法包括：接收具有图案层的集成电路布局。图案层包含主要布局图案。主要布局图案其沿着第一方向的尺寸W1大于晶圆测量工具的关键尺寸的测量上限。此方法亦包括以掩模公司工具新增多个辅助布局图案至图案层中。辅助布局图案包括一对关键尺寸的辅助布局图案，且关键尺寸的辅助布局图案沿着第一方向位于主要布局图案的两侧上。关键尺寸的辅助布局图案其沿着第一方向的尺寸W2实质上相同，且与主要布局图案相距的尺寸D1实质上相同。尺寸W2与D1均大于光微影制程的印刷分辨率，且小于或等于晶圆测量工具的关键尺寸的测量上限。 | ||
| 搜索关键词： | 布局图案 图案层 半导体装置 测量上限 晶圆 测量 集成电路布局 微影制程 分辨率 掩模 相距 印刷 申请 | ||
【主权项】：
1.一种半导体装置的形成方法，包括：接收具有一图案层的一集成电路布局，其中该图案层包含一主要布局图案，且该主要布局图案其沿着第一方向的尺寸W1大于一晶圆测量工具的关键尺寸的测量上限；以及以一掩模公司工具新增多个辅助布局图案至该图案层中，其中所述辅助布局图案包括一对关键尺寸的辅助布局图案，且所述关键尺寸的辅助布局图案沿着第一方向位于该主要布局图案的两侧上，其中所述关键尺寸的辅助布局图案其沿着第一方向的尺寸W2实质上相同，且与该主要布局图案相距的尺寸D1实质上相同，其中尺寸W2与D1均大于一光微影制程的印刷分辨率，且小于或等于该晶圆测量工具的关键尺寸的测量上限。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710242981.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
