[发明专利]具有输入电路的存储器装置以及存储器装置的操作方法有效
| 申请号： | 201710274909.X | 申请日： | 2017-04-25 |
| 公开（公告）号： | CN108074601B | 公开（公告）日： | 2020-09-01 |
| 发明（设计）人： | 崔明灿 | 申请（专利权）人： | 华邦电子股份有限公司 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 马雯雯;臧建明 |
| 地址： | 中国台湾台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种存储器装置的输入电路。存储器装置的输入电路包括输入接收器用于接收输入信号、时钟接收器用于接收时钟信号、数据锁存器、输入信号延迟路径耦合到输入接收器并且经配置以向数据锁存器提供延迟内部输入信号、第一时钟信号延迟路径耦合到时钟接收器并且经配置以提供第一延迟内部时钟信号、第二时钟信号延迟路径耦合到输入接收器并且经配置以提供第二延迟内部时钟信号，以及多工器经耦合以回应于测试模式控制信号而接收和选择第一延迟内部时钟信号和第二延迟内部时钟信号中的一个并且向数据锁存器提供选定信号。 | ||
| 搜索关键词： | 具有 输入 电路 存储器 装置 以及 操作方法 | ||
【主权项】：
1.一种存储器装置的输入电路，包括：输入接收器，用于接收输入信号；时钟接收器，用于接收时钟信号；数据锁存器；输入信号延迟路径，其耦合到所述输入接收器并且经配置以向所述数据锁存器提供延迟内部输入信号；第一时钟信号延迟路径，其耦合到所述时钟接收器并且经配置以提供第一延迟内部时钟信号；第二时钟信号延迟路径，其耦合到所述输入接收器并且经配置以提供第二延迟内部时钟信号；以及多工器，其经耦合以回应于测试模式控制信号而接收和选择所述第一延迟内部时钟信号和所述第二延迟内部时钟信号中的一个并且向所述数据锁存器提供所述选定信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司，未经华邦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710274909.X/，转载请声明来源钻瓜专利网。
- 上一篇：半导体存储器装置
- 下一篇：防止读取干扰的读取方法及应用其的存储器
