[发明专利]半导体结构及其形成方法有效
| 申请号： | 201710282749.3 | 申请日： | 2017-04-26 |
| 公开（公告）号： | CN108807268B | 公开（公告）日： | 2020-10-09 |
| 发明（设计）人： | 包小燕;董天化;葛洪涛;王奇峰 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L27/088 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构及其形成方法，形成方法包括：提供衬底，包括相邻NMOS区域和PMOS区域；分别在NMOS区域和PMOS区域衬底上形成栅极结构；在栅极结构露出的衬底上形成多晶硅互连层；在PMOS区域栅极结构两侧衬底内形成P型源漏掺杂区；向PMOS区域多晶硅互连层内掺杂阻挡离子；向PMOS区域多晶硅互连层内掺杂阻挡离子后，在NMOS区域栅极结构两侧衬底内形成N型源漏掺杂区。本发明通过在PMOS区域多晶硅互连层内掺杂阻挡离子的方案，防止形成N型源漏掺杂区时N型离子通过所述多晶硅互连层扩散至PMOS区域内，从而提高所形成P型器件的器件速度。 | ||
| 搜索关键词： | 半导体 结构 及其 形成 方法 | ||
【主权项】：
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括相邻的NMOS区域和PMOS区域；分别在所述NMOS区域和PMOS区域的衬底上形成栅极结构；在所述栅极结构露出的衬底上形成多晶硅互连层；在所述PMOS区域栅极结构两侧的衬底内形成P型源漏掺杂区；向所述PMOS区域的多晶硅互连层内掺杂阻挡离子；向所述PMOS区域的多晶硅互连层内掺杂阻挡离子后，在所述NMOS区域栅极结构两侧的衬底内形成N型源漏掺杂区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710282749.3/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置及其制造方法
- 下一篇：集成电路装置的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
