[发明专利]半导体结构及其形成方法有效
| 申请号： | 201710304620.8 | 申请日： | 2017-05-03 |
| 公开（公告）号： | CN108807266B | 公开（公告）日： | 2021-03-09 |
| 发明（设计）人： | 李勇 | 申请（专利权）人： | 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/8222 | 分类号： | H01L21/8222;H01L21/331;H01L21/28;H01L27/082;H01L29/423;H01L29/739 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 吴敏 |
| 地址： | 100176 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构及其形成方法，形成方法包括：提供衬底；在衬底上形成图形化的掩膜层；以掩膜层为掩膜刻蚀部分厚度的衬底，在衬底内形成沟槽；形成填充满沟槽的栅介质层；形成栅介质层后，去除掩膜层；去除掩膜层后，在衬底上形成栅极层，栅极层覆盖栅介质层；在栅极层两侧的衬底内形成源区和漏区。相比在衬底上形成栅介质的方案，本发明刻蚀部分厚度的衬底，在所述衬底内形成沟槽之后，形成填充满所述沟槽的栅介质层，因此将半导体结构的带‑带隧穿(Band to Band Tunneling)转变为直接隧穿(Direct Tunneling)，从而提高半导体结构的导通电流，进而提高半导体结构的电学性能。 | ||
| 搜索关键词： | 半导体 结构 及其 形成 方法 | ||
【主权项】：
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成图形化的掩膜层；以所述掩膜层为掩膜，刻蚀部分厚度的所述衬底，在所述衬底内形成沟槽；形成填充满所述沟槽的栅介质层；形成所述栅介质层后，去除所述掩膜层；去除所述掩膜层后，在所述衬底上形成栅极层，所述栅极层覆盖所述栅介质层；分别在所述栅极层两侧的衬底内形成源区和漏区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710304620.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
