[发明专利]存储器及其形成方法、半导体器件有效
申请号: | 201710340261.1 | 申请日: | 2017-05-15 |
公开(公告)号: | CN108878366B | 公开(公告)日: | 2021-03-09 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L27/108 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种存储器及其形成方法、半导体器件,利用所形成的位线和位线接触,在其侧壁上形成第一隔离侧墙;并使相邻的两条所述位线中,最相邻的两个所述位线接触上的第一隔离侧墙相互连接,以构成一瓶颈封闭,通过隔离侧墙和瓶颈封闭所构成的开口能够自对准的定义出存储节点接触的形成区域,因此,在形成存储节点接触时仅需在开口中填充接触材料即可,而不需要利用光刻工艺。从而,可减少光刻工艺的执行次数,有效简化了工艺流程,并且还可避免光刻工艺窗口的限制,有利于降低存储器的制备难度。 | ||
搜索关键词: | 存储器 及其 形成 方法 半导体器件 | ||
【主权项】:
1.一种存储器的形成方法,其特征在于,包括:提供一衬底,所述衬底上定义有多个相对第一方向倾斜延伸的有源区,所述有源区上形成有位线接触区和位于所述位线接触区两侧的存储节点接触区,多个所述有源区呈阵列式排布且多个所述位线接触区交错排布;形成位线接触在所述位线接触区上,以及形成多条位线在所述衬底上,所述位线沿所述第一方向延伸,在同一直线上排布的所述位线接触连接至同一位线上,所述位线和所述位线接触的高度大于所述衬底的高度,以使所述位线和所述位线接触共同界定出在所述衬底的表面上的多个第一开口,所述位线和所述位线接触的侧壁的组合构成所述第一开口的侧壁;形成第一隔离侧墙在所述第一开口的侧壁上,在两条相邻的所述位线之间,相邻的所述位线接触的侧壁的所述第一隔离侧墙相互连接,以构成瓶颈封闭,所述瓶颈封闭和在相邻的所述位线的侧壁上的所述第一隔离侧墙共同界定出第二开口,所述第二开口限定在所述第一开口中并暴露出所述存储节点接触区;以及,填充接触材料在所述第二开口中,以构成存储节点接触。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710340261.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造