[发明专利]形成金属内连线的方法和使用其制造半导体装置的方法有效
申请号: | 201710345544.5 | 申请日: | 2017-05-16 |
公开(公告)号: | CN107393867B | 公开(公告)日: | 2019-03-19 |
发明(设计)人: | 李忠满;刘龙珉;金永宰;千承珠;金仙子 | 申请(专利权)人: | ASM知识产权私人控股有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/02 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 马爽;臧建明 |
地址: | 荷兰阿尔梅勒佛斯*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明揭示一种形成金属内连线的方法和使用其制造半导体装置的方法,所述形成金属内连线的方法包含:沉积低介电常数介电层、在所述低介电常数介电层中形成沟槽、在所述沟槽中形成势垒层、在所述势垒层上填充金属、使所述金属平坦化和在经平坦化的所述金属上形成罩盖层,其中所述罩盖层包含至少两个层。本揭示的半导体装置中的罩盖层具有更薄的厚度且具有优异的密封性质。 | ||
搜索关键词: | 形成 金属 连线 方法 使用 制造 半导体 装置 | ||
【主权项】:
1.一种形成金属内连线的方法,其特征在于,所述方法包括:沉积低介电常数介电层;在所述低介电常数介电层中形成沟槽;在所述沟槽中形成势垒层;在所述势垒层上填充金属;使所述金属平坦化;以及在经平坦化的所述金属上形成罩盖层,其中所述罩盖层包括至少两个层且具有等于或小于
的厚度,其中形成所述罩盖层包括:沉积第一氮化物层,包括通过使用等离子增强型原子层沉积方法形成氮化铝层;以及沉积第二氮化物层,包括通过使用脉冲式等离子增强型化学气相沉积方法形成氮化硅层,其中所述氮化铝层的厚度对所述氮化硅层的厚度的比率范围为从1:1.5到1:2,其中在沉积所述氮化铝层的期间供应的等离子的功率对在沉积所述氮化硅层的期间供应的等离子的功率的比率范围为从10:1到8:1。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ASM知识产权私人控股有限公司,未经ASM知识产权私人控股有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710345544.5/,转载请声明来源钻瓜专利网。
- 上一篇:OLED微型显示器IC片及其制备方法
- 下一篇:半导体结构的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造