[发明专利]一种沟槽栅DMOS的制作方法在审
申请号: | 201710388903.5 | 申请日: | 2017-05-25 |
公开(公告)号: | CN107221502A | 公开(公告)日: | 2017-09-29 |
发明(设计)人: | 李泽宏;钟子期;宋炳炎;谢驰 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/265;H01L21/324 |
代理公司: | 成都点睛专利代理事务所(普通合伙)51232 | 代理人: | 葛启函 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种沟槽栅DMOS的制作方法,属于半导体功率器件技术领域。本发明对现有普遍采用离子注入结合高温推结制作沟槽栅DMOS器件体区的工艺改进为采用多次不同能量的离子注入工艺将离子注入至适当的深度直接形成体区,然后通过快速热退火激活杂质离子。运用本发明制作方法提高了体区掺杂分布的控制精度,进而提高了不同批次DMOS产品阈值电压的一致性;另一方面,通过适当选择离子注入的次数、能量和剂量,可以形成近似均匀掺杂的体区,增强了器件防漏源穿通的能力;此外,本发明简化了工艺流程,缩短了生产时间,降低了能耗及生产成本提高了产品的市场竞争力。 | ||
搜索关键词: | 一种 沟槽 dmos 制作方法 | ||
【主权项】:
一种沟槽栅DMOS的制作方法,包括以下步骤:步骤A:在N型衬底上生长N型外延层,然后在N型外延层中进行刻蚀形成沟槽;步骤B:在步骤A制得沟槽的内表面及除去沟槽的N型外延层上表面形成栅氧化层;步骤C:在步骤B制得的栅氧化层上沉积多晶硅层;步骤D:将步骤C制得的多晶硅层进行表面平坦化处理,使得沟槽内多晶硅层表面与N型外延层上表面齐平;步骤E:完成步骤D后,通过多次不同能量的离子注入操作将受主离子注入至N型外延层内形成体区;步骤F:完成步骤E后,采用离子注入法将施主离子注入至N型外延层内形成源区,所形成源区的结深不超过体区的结深;步骤G:完成步骤F后,在N型外延层表面沉积绝缘层,然后在绝缘层形成接触孔;步骤H:采用离子注入法将受主离子通过步骤G制得的接触孔注入形成P+区;步骤I:完成步骤H后,将样品进行快速热退火处理,退火温度为1000~1100℃,退火时间为1~60秒;步骤J:完成步骤I后,在样品上、下表面分别沉积金属层,进而形成源极和漏极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710388903.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种自组装片层材料及其制备方法和应用
- 下一篇:一种外科指尖手术刀
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造