[发明专利]一种高速嵌入式实时伺服控制器及其硬件加速方法有效

专利信息
申请号: 201710407949.7 申请日: 2017-06-02
公开(公告)号: CN107015475B 公开(公告)日: 2023-04-11
发明(设计)人: 张荣;周继昆 申请(专利权)人: 中国工程物理研究院总体工程研究所
主分类号: G05B11/42 分类号: G05B11/42
代理公司: 北京天奇智新知识产权代理有限公司 11340 代理人: 杨春
地址: 621908*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种高速嵌入式实时伺服控制器及其硬件加速方法,包括NIOSII软核处理器、A/D采集芯片、D/A转换芯片、FLASH存储器、SDRAM存储器、上位机接口组件、具有加减乘除四种运算功能的PID算法算术运算硬核处理器,A/D采集芯片连接有A/D采集控制逻辑电路,D/A转换芯片连接有D/A转换控制逻辑电路,各部分之间通过Avalon总线通信;对伺服控制PID参数按照计算机整型数和浮点数组织形式,采用地址整合方法得到二进制浮点数表现形式,并将过程返回参数和所得到二进制浮点数表现形式的伺服控制参数传递到PID算法算术运算硬核处理器中,并执行PID算法加、减、乘、除四则运算,其结果回传到NIOSII软核处理器中进行处理,与现有技术相比,整个运算过程显著提高了运算的速度。
搜索关键词: 一种 高速 嵌入式 实时 伺服 控制器 及其 硬件加速 方法
【主权项】:
一种高速嵌入式实时伺服控制器,包括NIOSII软核处理器、A/D采集芯片、D/A转换芯片、FLASH存储器、SDRAM存储器和上位机接口组件,所述A/D采集芯片连接有A/D采集控制逻辑电路,所述D/A转换芯片连接有D/A转换控制逻辑电路,所述FLASH存储器连接有FLASH接口控制器,所述SDRAM存储器连接有SDRAM控制器,其特征在于:还包括具有加减乘除四种运算功能的PID算法算术运算硬核处理器,所述NIOSII软核处理器、所述PID算法算术运算硬核处理器、所述A/D采集控制逻辑电路、所述D/A转换控制逻辑电路、所述FLASH接口控制器、所述SDRAM控制器和所述上位机接口组件均挂在Avalon总线上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国工程物理研究院总体工程研究所,未经中国工程物理研究院总体工程研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710407949.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top