[发明专利]半导体器件及其制造方法有效
申请号: | 201710426584.2 | 申请日: | 2017-06-08 |
公开(公告)号: | CN107546122B | 公开(公告)日: | 2021-09-28 |
发明(设计)人: | 张胤京;金相辰;朴东云;朴俊洙;杨昌宰;尹广燮;朱惠卿 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L29/423 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 屈玉华 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种用于制造半导体器件的方法包括:堆叠半导体层、第一牺牲层和第二牺牲层;图案化第二牺牲层以形成第二牺牲图案;在第二牺牲图案的两侧上形成间隔物图案,其中间隔物图案的间距是恒定的,并且间隔物图案的宽度是恒定的;去除第二牺牲图案;形成覆盖间隔物图案的掩模层;在掩模层上形成支持图案,其中支持图案的宽度大于间隔物图案的宽度,并且支持图案与间隔物图案交叠;将支持图案和间隔物图案转移到第一牺牲层上以形成栅极图案和支持图案;以及将栅极图案和支持图案转移到半导体层上以形成栅极和支持栅极。 | ||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
【主权项】:
一种用于制造半导体器件的方法,所述方法包括:在衬底上顺序地形成半导体层、第一牺牲层和第二牺牲层;图案化所述第二牺牲层以形成第二牺牲图案;在所述第二牺牲图案的相反侧上分别形成间隔物图案,其中所述间隔物图案的间距是恒定的,并且所述间隔物图案的宽度是恒定的;去除所述第二牺牲图案;形成覆盖所述间隔物图案的掩模层;在所述掩模层上形成支持图案,其中所述支持图案的宽度大于所述间隔物图案的宽度,并且所述支持图案与所述间隔物图案的至少一部分交叠;将所述支持图案和所述间隔物图案转移到所述第一牺牲层上以形成牺牲栅极图案和牺牲支持图案;以及将所述牺牲栅极图案和所述牺牲支持图案转移到所述半导体层上以形成栅极和支持栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710426584.2/,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体器件及其制造方法
- 下一篇:基板处理单元、烘焙装置及基板处理方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造