[发明专利]基于FPGA实现伺服转角叠加简谐运动系统及方法

摘要

本发明公开了一种基于FPGA实现伺服转角叠加简谐运动系统及方法，此方法的实现系统包括地址模块、时间计数模块、方向模块、波形叠加模块、ROM模块、RAM模块、串口模块。上位机将已经处理好的标准化正弦函数时间差固化到ROM中，并通过串口模块传输实际细分数、实际测试转角、两列波的频率到RAM中，地址模块用于控制ROM中数据寻址并接收ROM中数据，数据经过处理后传输到时间计数模块，计数完成时，时间计数模块驱动方向模块和波形叠加模块进行方向信号和脉冲信号的发送。本发明的技术方案可以驱动伺服电机实现较复杂的叠加简谐运动。

主权项

一种基于FPGA实现伺服转角叠加简谐运动系统，其特征在于，包括：地址模块、时间计数模块、方向模块、波形叠加模块、ROM模块、RAM模块、串口模块，上位机通过micro USB数据线传输时间差数据到所述ROM模块，通过所述串口模块传输实际细分数、实际测试转角、两列波的频率到所述RAM模块；所述地址模块取址所述ROM模块，获取时间差数据；所述时间计数模块从所述RAM模块中获取实际细分数、实际测试转角、将要叠加的两列波的频率；所述时间计数模块从所述RAM模块获取实际细分数、实际测试转角、将要叠加的两列波的频率，从所述地址模块中获取时间差数据；所述波形叠加模块从所述时间计数模块中获取两列波的计数时间到达信号，从所述地址模块中获取两列波在所述ROM中的地址信息，经逻辑判断后发送脉冲信号；所述方向模块从所述地址模块中获取两列波在所述ROM中的地址信息，从所述波形叠加模块中获取两列波的状态信息，经逻辑判断后得到方向信息，并发送方向信号。