[发明专利]一种基于ASIC验证的旁路验证系统及验证方法有效
| 申请号： | 201710464343.7 | 申请日： | 2017-06-19 |
| 公开（公告）号： | CN107271882B | 公开（公告）日： | 2019-07-26 |
| 发明（设计）人： | 王鹏;高鹏;吴涛 | 申请（专利权）人： | 中国科学院上海高等研究院;上海市信息技术研究中心 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28;G01R31/317 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 余明伟 |
| 地址： | 201210 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种基于ASIC验证的旁路验证系统及方法，包括：转接设计单元连接各单元，为各单元提供信号传输通路；激励逻辑设计单元通过转接设计单元与目标逻辑单元形成时钟通路；待测设计单元通过转接设计单元与激励逻辑设计单元形成测试激励源通路；待测设计单元通过转接设计单元与目标逻辑单元形成旁路数据通路；待测设计单元所需的测试激励源的协议与激励逻辑设计单元输出的测试激励源的协议一致。本发明在保留原有逻辑单元之间信息识别和加密认证的前提下，搭载激励源数据，通过旁路数据通路的方式对待测设计单元进行功能验证，简化了验证流程，提高了验证的效率，降低了实现成本。 | ||
| 搜索关键词： | 一种 基于 asic 验证 旁路 系统 方法 | ||
【主权项】：
1.一种基于ASIC验证的旁路验证系统，其特征在于，所述旁路验证系统至少包括：激励逻辑设计单元，转接设计单元，目标逻辑单元，以及待测设计单元；所述转接设计单元连接所述激励逻辑设计单元、所述目标逻辑单元及所述待测设计单元，为各单元提供信号传输通路，实现信号通路转接功能；所述激励逻辑设计单元通过所述转接设计单元与所述目标逻辑单元连接，以形成时钟通路；所述待测设计单元通过所述转接设计单元与所述激励逻辑设计单元连接，以形成测试激励源通路；所述待测设计单元通过所述转接设计单元与所述目标逻辑单元连接，以形成旁路数据通路；所述待测设计单元所需的测试激励源的协议与所述激励逻辑设计单元输出的测试激励源的协议一致。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院上海高等研究院;上海市信息技术研究中心，未经中国科学院上海高等研究院;上海市信息技术研究中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710464343.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种用于印刷电路板的EMC二维扫描成像系统
- 下一篇：电路检测方法及系统
