[发明专利]非易失性存储器装置及其读取方法有效
| 申请号： | 201710473837.1 | 申请日： | 2017-06-21 |
| 公开（公告）号： | CN107402837B | 公开（公告）日： | 2021-01-26 |
| 发明（设计）人： | 赖义麟;陈振德;钟英哲 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10;G11C29/42;G11C29/44 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 王珊珊 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种非易失性存储器装置及其读取方法。非易失性存储器装置包括错误检查和纠正解码电路、主缓冲器电路、多路复用器以及接口电路。错误检查和纠正解码电路将原码字解码为经解码码字。主缓冲器电路耦接错误检查和纠正解码电路以接收并存储该经解码码字的第一数据部。多路复用器的第一输入端耦接主缓冲器电路的输出端，第二输入端耦接错误检查和纠正解码电路的输出端。接口电路耦接多路复用器的输出端并从多路复用器接收第一数据部以提供给主机。 | ||
| 搜索关键词： | 非易失性存储器 装置 及其 读取 方法 | ||
【主权项】：
一种非易失性存储器装置，包括：一错误检查和纠正解码电路，用以将一原码字解码为一经解码码字；一主缓冲器电路，耦接该错误检查和纠正解码电路的一输出端以接收并存储该经解码码字的一第一数据部；一多路复用器，具有一第一输入端以耦接该主缓冲器电路的一输出端，且具有一第二输入端以耦接该错误检查和纠正解码电路的该输出端以接收该第一数据部，其中在一第一操作模式中该多路复用器选择性将该多路复用器的该第一输入端耦接至该多路复用器的一输出端，且在一第二操作模式中该多路复用器选择性将该多路复用器的该第二输入端耦接至该多路复用器的该输出端；以及一接口电路，耦接该多路复用器的该输出端，其中该接口电路从该多路复用器的该输出端接收该第一数据部以提供给一主机。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710473837.1/，转载请声明来源钻瓜专利网。
- 上一篇：半导体存储装置及其存储器系统
- 下一篇：一种基于写缓存的备份方法及存储系统
