[发明专利]一种基于扫描链的芯片分析方法

摘要

本发明公开了一种基于扫描链的芯片分析方法，其特征在于芯片内部的存储器的时钟和带扫描输入寄存器的时钟统一由片外控制，存储器的读写控制信号CE与扫描链的片选信号SI相连接，存储器的地址信号分别连接到位于扫描链头部的带扫描输入寄存器的输出端；存储器的地址信号ADDR[1]与数据信号DATA[0]分别连接在同一个数据选择器的两个输入端，该数据选择器的输出端与DATA[1]分别连接在另一个数据选择器的两个输入端，两个数据选择器的输出端分别连接到位于扫描链尾部的两个带扫描输入寄存器的输入端；两个数据选择器的控制端与采样信号相连。通过提出一种不依赖于CPU和Jtag的方式，并以兼容复用扫描链定位芯片内部问题的逻辑，快速定位芯片内部存储问题，节省debug时间，排除制造及设计可能引入或存在的问题。

主权项

一种基于扫描链的芯片分析方法，其特征在于芯片内部存储器的时钟共用扫描链的时钟，将存储器的读写控制信号和地址信号依次连接到扫描链头部的各个积存器的输入端，将存储器的数据信号依次分别先连接数据选择器后连接到扫描链尾部的各个积存器的输入端，数据选择器的控制端与采样选择信号相连，通过采样选择信号控制是否对数据信号进行采样。