[发明专利]一种基于可分割阵列的可重构加速器及其实现方法有效
| 申请号： | 201710524017.0 | 申请日： | 2017-06-30 |
| 公开（公告）号： | CN107341544B | 公开（公告）日： | 2020-04-10 |
| 发明（设计）人： | 尹首一;唐士斌;欧阳鹏;涂锋斌;刘雷波;魏少军 | 申请（专利权）人： | 清华大学 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063;G06N3/08 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 王涛;贾磊 |
| 地址： | 10008*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种基于可分割阵列的可重构加速器及其实现方法，该可重构加速器包括：便笺式存储器缓存区，用于实现卷积计算与稀疏化全连接计算的数据重用；可分割计算阵列，包括多个可重构计算单元，可分割计算阵列分为卷积计算阵列及稀疏化全连接计算阵列；寄存器缓存区，由多块寄存器构成的存储区域，为卷积计算与稀疏化全连接计算提供输入数据、权重数据及对应的输出结果；卷积计算的输入数据及权重数据分别输入到卷积计算阵列，输出卷积计算结果；稀疏化全连接计算的输入数据及权重数据分别输入到稀疏化全连接计算阵列，输出稀疏化全连接计算结果。本发明将两种神经网络的特点相互融合，提高了芯片的计算资源与内存带宽利用率。 | ||
| 搜索关键词： | 一种 基于 分割 阵列 可重构 加速器 及其 实现 方法 | ||
【主权项】：
一种基于可分割阵列的可重构加速器，其特征在于，包括：便笺式存储器缓存区，用于实现卷积计算与稀疏化全连接计算的数据重用；可分割计算阵列，包括多个可重构计算单元，所述可分割计算阵列分为被配置用于执行卷积计算的卷积计算阵列及用于执行稀疏化全连接计算的稀疏化全连接计算阵列；寄存器缓存区，由多块寄存器构成的存储区域，为卷积计算与稀疏化全连接计算提供输入数据、权重数据及对应的输出结果；所述卷积计算的输入数据及权重数据分别输入到所述卷积计算阵列，以得到卷积计算结果；所述稀疏化全连接计算的输入数据及权重数据分别输入到所述稀疏化全连接计算阵列，以得到稀疏化全连接计算结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710524017.0/，转载请声明来源钻瓜专利网。
