[发明专利]一种基于SoC FPGA的数据传输系统及数据传输方法有效
申请号: | 201710541644.5 | 申请日: | 2017-07-05 |
公开(公告)号: | CN107329929B | 公开(公告)日: | 2021-04-09 |
发明(设计)人: | 于锦辉 | 申请(专利权)人: | 郑州云海信息技术有限公司 |
主分类号: | G06F15/78 | 分类号: | G06F15/78;G06F13/16;G06F12/0893 |
代理公司: | 济南诚智商标专利事务所有限公司 37105 | 代理人: | 王汝银 |
地址: | 450018 河南省郑州市*** | 国省代码: | 河南;41 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及计算机通信技术领域,提供一种基于SoC FPGA的数据传输系统及数据传输方法,该基于SoC FPGA的数据传输系统包括FPGA、HPS和DDR,DDR挂在所述HPS侧,HPS内设有处理器ARM和DDR控制器,FPGA与DDR之间通过AXI进行数据的写操作,HPS与DDR之间进行数据的读操作,FPGA与HPS之间通过握手信号h2f_a和h2f_b进行数据写、读操作时序控制;握手信号h2f_a置0或置1状态与DDR A的空满状态相对应,握手信号h2f_b置0或置1状态与DDR B的空满状态相对应,从而实现将视频数据上传至上位机,数据传输流畅,速度较快,给用户带来较好的体验。 | ||
搜索关键词: | 一种 基于 soc fpga 数据传输 系统 方法 | ||
【主权项】:
一种基于SoC FPGA的数据传输系统,其特征在于,所述基于SoC FPGA的数据传输系统包括现场可编程门阵列FPGA、硬核处理系统HPS和双倍速率同步动态随机存储器DDR,所述双倍速率同步动态随机存储器DDR挂在所述HPS侧,其中:所述硬核处理系统HPS内设有处理器ARM和DDR控制器,所述FPGA与所述DDR之间通过芯片内部高速互连通道AXI进行数据的写操作,所述HPS与所述DDR之间进行数据的读操作,其中,所述FPGA与所述HPS之间通过预先定义的握手信号h2f_a和h2f_b进行数据写、读操作时序控制;所述双倍速率同步动态随机存储器DDR包括DDR A和DDR B地址空间,其中,所述握手信号h2f_a置0或置1状态与所述DDR A的空满状态相对应,所述握手信号h2f_b置0或置1状态与所述DDR B的空满状态相对应。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司,未经郑州云海信息技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710541644.5/,转载请声明来源钻瓜专利网。