[发明专利]薄膜、其形成方法及其形成的栅极导电层有效
申请号: | 201710553097.2 | 申请日: | 2017-07-07 |
公开(公告)号: | CN107204285B | 公开(公告)日: | 2018-03-30 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L21/285 | 分类号: | H01L21/285;H01L29/49 |
代理公司: | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种薄膜、其形成方法及其形成的栅极导电层,将薄膜的形成分为m层薄膜子层与n层催化膜的交替形成,且所述催化膜是通过对所述薄膜子层进行催化工艺形成,最终形成的所有薄膜子层和所有催化膜的总厚度达到预定的薄膜厚度,由于每次形成薄膜子层之后均进行催化工艺,使得之前形成的薄膜子层中的晶粒生长中断,能够有效的控制晶粒尺寸及薄膜表面的粗糙度,避免晶粒的尺寸过大,提高了薄膜的表面平整度。 | ||
搜索关键词: | 薄膜 形成 方法 及其 栅极 导电 | ||
【主权项】:
一种薄膜的形成方法,其特征在于,包括:提供一衬底;及在所述衬底上形成m层薄膜子层以及n层催化膜,所述薄膜子层和所述催化膜交替形成,且所述催化膜是通过对所述薄膜子层进行催化工艺形成,所述薄膜子层的厚度小于所述薄膜的厚度的1/4,所述催化膜的厚度小于所述薄膜子层的厚度的1/10,且所述催化膜的厚度介于0.1纳米~2.0纳米,在所述薄膜子层和所述催化膜形成之后,所述催化膜用于阻止所述薄膜子层中晶粒的生长,所述薄膜子层中晶粒尺寸为0.5nm~3nm,其中,n为大于等于1的正整数,m为选自于n与n+1其中之一的正整数;对所述薄膜进行离子注入,使所述薄膜子层为掺质型薄膜子层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710553097.2/,转载请声明来源钻瓜专利网。
- 上一篇:一种自动拽边丝机构
- 下一篇:半导体装置的制造方法及半导体装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造