[发明专利]一种基于闪存页错误特性降低LDPC译码延迟的方法

摘要

本发明公开了一种基于闪存页错误特性降低LDPC译码延迟的方法，随着MLC NAND闪存制成工艺的提升，存储单元的尺寸越来越小单元之间的耦合干扰变得更加强烈，引起高的比特错误率，高的比特错误率严重影响着数据的可靠性。具有强纠错能力的LDPC码被广泛使用以保证数据可靠性。然而，当采用LDPC码时，MLC NAND闪存的MSB页和LSB页有着不平衡的译码延迟，LSB页的译码延迟高于MSB页的译码延迟由于LSB页有着较高的比特错误率，造成差的MLC闪存读性能。本发明根据MSB页的译码结果和保存错误模式为LSB页译码提供有利信息用以降低LSB页的译码延迟，从而缩小这两个页之间译码延迟的差距以提高MLC闪存读性能。

主权项

1.一种基于闪存页错误特性降低LDPC译码延迟的方法，是应用在MLC NAND闪存系统中，其特征在于，所述方法包括以下步骤：(1)发出顺序写命令，根据该顺序写命令使用LDPC编码器对部分比特数据进行编码，并将编码后所得到的码字传输到页面寄存器，其中n表示LDPC编码过程中的码字长度；(2)将页面寄存器中的比特序列写入到TLC NAND闪存的MSB页，对剩余的比特数据执行步骤(1)的处理，并将处理得到的已经完成编码所得到的码字写入MLC NAND闪存的LSB页；(3)使用检测电平分别提取步骤(2)存储在MSB页中的码字和LSB页中的码字由于分别受到保存错误而变成的新的比特序列和所对应的初始MSB软判决信息和初始LSB软判决信息根据和提取MLC NAND闪存的保存错误模式，将获得的新的比特序列对应的初始MSB软判决信息传输到页面寄存器中，将初始MSB软判决信息从页面寄存器传输到LDPC译码器，使用标准最小和译码算法对初始MSB软判决信息进行LDPC译码，以获得MSB软信息使用所提取的保存错误模式和MSB软信息对初始LSB软判决信息进行优化处理，以得到新的LSB软判决信息步骤(3)中根据两个新的比特序列和提取MLC NAND闪存的保存错误模式包括以下子步骤；(3‑1)使用检测电平获取新比特序列的初始MSB软判决信息使用置信度传播算法对初始MSB软判决信息进行LDPC译码，以获得译码结果对应的MSB软信息(3‑2)根据步骤(3‑1)获得的初始MSB软判决信息和译码结果对应的MSB软信息获取MLC NAND闪存的保存错误模式；(4)使用LSB算法对优化后的LSB软判决信息进行译码，对译码延迟进行统计，并将译码延迟和译码结果发送到主机端；使用LSB算法对优化后的LSB软判决信息进行译码这一过程包括以下子步骤；(4‑1)初始化其中I表示译码迭代次数，且0≤I≤I_max，其中I_max表示最大迭代次数，1≤i≤m，m表示LDPC编码过程中生成的冗余位个数，表示第I次译码迭代的变量节点信息，表示步骤(3)得到的新的软判决信息中的第j个元素；(4‑2)根据步骤(4‑1)中的初始化信息，并使用公式(1)对检验节点C_i的可靠性信息进行更新：其中M(i)\j表示与检验节点相连的所有变量节点中排除变量节点的集合；(4‑3)判断是否步骤(4‑2)中所有检验节点的可靠性信息都已经被更新，如果是，则进入步骤(4‑4)，否则返回步骤(4‑2)继续检验节点信息更新操作；(4‑4)根据步骤(4‑2)中可靠性信息更新后的检验节点并使用公式(2)对变量节点的可靠性信息进行更新：其中RM_j表示中间变量，其取值与步骤(3‑2)中的4个条件相关，N(j)\i表示与变量节点相连的所有校验节点中排除检验节点的集合；(4‑5)判断步骤(4‑4)中所有的变量节点的可靠性信息是否全部更新，如果是，则转入步骤(4‑6)，否则返回步骤(4‑4)；(4‑6)根据步骤(4‑4)中已经被更新的变量节点信息使用公式(3)对比特的正确性进行判决，以得到比特判决向量；(4‑7)判断步骤(4‑6)中得到的比特判决向量与LDPC译码器中的检验矩阵相乘是否等于零向量，且译码迭代次数I是否达到最大迭代次数I_max，如果是，则过程结束，否则译码迭代次数I加1，并返回步骤(4‑2)继续译码操作。