[发明专利]半导体元件与其制造方法在审
| 申请号： | 201710566809.4 | 申请日： | 2017-07-12 |
| 公开（公告）号： | CN109256424A | 公开（公告）日： | 2019-01-22 |
| 发明（设计）人： | 许修文;叶俊瑩;罗振达;李元铭 | 申请（专利权）人： | 帅群微电子股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/40;H01L21/336 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国 |
| 地址： | 中国台湾新北*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体元件的制造方法，包含以下步骤。首先，形成磊晶层于基板上。然后，形成体区于磊晶层的上半部分。接着，形成第一沟渠于磊晶层中。之后，依序形成第一介电层、第二介电层以及第三介电层于磊晶层上，其中第三介电层形成第二沟渠，第二沟渠位于第一沟渠中。然后，形成屏蔽层于第二沟渠中。接着，移除第三介电层的上半部分，以使屏蔽层的上半部分凸出于第三介电层。之后，形成第四介电层覆盖于屏蔽层的上半部分。然后，形成栅极于第三介电层上。最后，形成源极于位于栅极之四周的磊晶层中。藉由上述结构设计，使半导体元件具有较高的崩溃电压、较低的导通电阻，并可有效降低制造成本。 | ||
| 搜索关键词： | 第三介电层 磊晶层 沟渠 半导体元件 介电层 屏蔽层 崩溃电压 导通电阻 制造成本 形成体 基板 移除 源极 制造 覆盖 | ||
【主权项】：
1.一种半导体元件的制造方法，其特征在于，包含：形成一磊晶层于一基板上；形成一体区于该磊晶层的上半部分；形成一第一沟渠于该磊晶层中；依序形成一第一介电层、一第二介电层以及一第三介电层于该磊晶层上，其中该第三介电层形成一第二沟渠，该第二沟渠位于该第一沟渠中；形成一屏蔽层于该第二沟渠中；移除该第三介电层的一上半部分，以使该屏蔽层的一上半部分凸出于该第三介电层；形成一第四介电层覆盖于该屏蔽层的该上半部分；形成一栅极于该第三介电层上；以及形成一源极于位于该栅极的四周的该磊晶层中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于帅群微电子股份有限公司，未经帅群微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710566809.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
