[发明专利]FPGA器件并行模式配置的装置及方法在审
| 申请号： | 201710625068.2 | 申请日： | 2017-07-27 |
| 公开（公告）号： | CN107390116A | 公开（公告）日： | 2017-11-24 |
| 发明（设计）人： | 胡凯;杨海钢;贾一平;张超 | 申请（专利权）人： | 中科亿海微电子科技（苏州）有限公司 |
| 主分类号： | G01R31/3185 | 分类号： | G01R31/3185 |
| 代理公司： | 中科专利商标代理有限责任公司11021 | 代理人： | 曹玲柱 |
| 地址： | 215028 江苏省苏州市工业园*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供了一种FPGA器件并行模式配置的装置，包括配置PROM，其输入连接到ATE输出，输出连接到被测FPGA的并行IO接口，用于存储FPGA器件预定待测功能电路的配码文件，接收ATE控制信号并将配置数据发送给被测FPGA；ATE，输入连接到被测FPGA功能电路引脚，输出连接到配置PROM及被测FPGA输入端，用于控制PROM对FPGA进行并行配置，为配置PROM电路及被测FPGA器件提供配置所需的CCLK时钟信号，配置完成后，根据被测FPGA功能电路引脚输出信号对配置完成后的功能电路进行测试及结果判定。本公开的装置提高了FPGA器件测试效率，有利于FPGA器件的产业化测试。 | ||
| 搜索关键词： | fpga 器件 并行 模式 配置 装置 方法 | ||
【主权项】：
一种FPGA器件并行模式配置的装置，包括：配置PROM，其输入连接到ATE输出，输出连接到被测FPGA的并行IO接口，用于存储FPGA器件预定待测功能电路的配码文件，接收ATE控制信号并将配置数据发送给被测FPGA；ATE，其输入连接到被测FPGA功能电路引脚，输出连接到配置PROM及被测FPGA输入端，用于控制PROM对FPGA进行并行配置，为配置PROM电路及被测FPGA器件提供配置所需的CCLK时钟信号，所述ATE通过被测FPGA反馈的完成标志DONE信号判断配置完成后，根据被测FPGA功能电路引脚输出信号对配置完成后的功能电路进行测试及结果判定。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中科亿海微电子科技（苏州）有限公司，未经中科亿海微电子科技（苏州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710625068.2/，转载请声明来源钻瓜专利网。
