[发明专利]存储器装置的行解码器有效
| 申请号： | 201710628795.4 | 申请日： | 2017-07-28 |
| 公开（公告）号： | CN109308928B | 公开（公告）日： | 2020-10-27 |
| 发明（设计）人： | 何文乔 | 申请（专利权）人： | 华邦电子股份有限公司 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 马雯雯;臧建明 |
| 地址： | 中国台湾台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种存储器装置的行解码器，包括第一选择电路、第二选择电路与解码电路。第一选择电路、第二选择电路与存储器装置中的存储器阵列相互串叠。解码电路接收包括第一子地址与第二子地址的行地址。解码电路基于第一子地址与第二子地址产生用以控制第一选择电路与第二选择电路的第一解码数据与第二解码数据。解码电路中的第一解码器将第一子地址解码成第一解码数据，且第一解码数据响应于第二子地址中的第一预设比特的改变而被反转。 | ||
| 搜索关键词： | 存储器 装置 解码器 | ||
【主权项】：
1.一种存储器装置的行解码器，其特征在于，包括：第一选择电路与第二选择电路，与所述存储器装置中的存储器阵列相互串叠；以及解码电路，电性连接所述第一选择电路与所述第二选择电路，并接收包括第一子地址与第二子地址的行地址，所述解码电路基于所述第一子地址产生用以控制所述第一选择电路的第一解码数据，并基于所述第二子地址产生用以控制所述第二选择电路的第二解码数据，且所述解码电路包括：第一解码器，将所述第一子地址解码成所述第一解码数据，且所述第一解码数据响应于所述第二子地址中的第一预设比特的改变而被反转。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司，未经华邦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710628795.4/，转载请声明来源钻瓜专利网。
