[发明专利]一种超结LDMOS器件有效

专利信息
申请号: 201710630457.4 申请日: 2017-07-28
公开(公告)号: CN107359191B 公开(公告)日: 2019-09-27
发明(设计)人: 易波 申请(专利权)人: 电子科技大学
主分类号: H01L29/06 分类号: H01L29/06;H01L29/78
代理公司: 成都点睛专利代理事务所(普通合伙) 51232 代理人: 葛启函
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种超结LDMOS器件,属于功率器件技术领域。本发明超结LDMOS器件的元胞结构包括:衬底,位于衬底两端的第一有源区和第二有源区以及位于两个有源区之间的超结表面耐压区;所述第一有源区与表面耐压区相靠近侧形成第一导电类型的MOSFET,所述第二有源区与表面耐压区相靠近侧形成第二导电类型的MOSFET;本发明实现了在不额外增加控制信号的情况下,一种类型载流子沟道开启导电后,即能自动实现超结表面耐压区中另一种类型载流子参与导电,并且不形成电导调制效应。故而,本发明在显著增强电流能力的同时保证了单极性器件的快速关断,并且本发明可以在同一工艺下集成两种不同导电类型但电流能力却相接近的超结LDMOS。
搜索关键词: 源区 耐压区 超结LDMOS器件 超结 导电类型 电流能力 衬底 导电 载流子 第一导电类型 电导调制效应 增加控制信号 载流子沟道 功率器件 快速关断 同一工艺 元胞结构 自动实现 单极性 保证
【主权项】:
1.一种超结LDMOS器件,其元胞结构包括:衬底、位于所述衬底顶层一侧的第二导电类型半导体源衬底区、位于所述衬底顶层另一侧的第一导电类型半导体漏区、位于所述第二导电类型半导体源衬底区与第一导电类型半导体漏区之间衬底表面的超结表面耐压区,所述超结表面耐压区具有平行于器件横向方向相互交替设置的第一导电类型半导体区域和第二导电类型半导体区域,所述第二导电类型半导体源衬底区中具有相互独立的第二导电类型重掺杂体接触区一和第一导电类型重掺杂源区一;器件表面与第二导电类型重掺杂体接触区一和第一导电类型重掺杂源区一接触的是源极金属,第一导电类型重掺杂源区一、部分第二导电类型半导体源衬底区及部分超结表面耐压区的上表面具有第一栅介质层,所述第一栅介质层的上表面具有第一栅极;所述第二导电类型半导体源衬底区、第二导电类型重掺杂体接触区一、第一导电类型重掺杂源区一、源极金属、第一栅介质层和第一栅极形成第一有源区,第一有源区和超结表面耐压区相靠近侧形成第一导电类型MOSFET;其特征在于:所述第一导电类型半导体漏区中具有相互独立的第二导电类型重掺杂源区二和第一导电类型重掺杂体接触区二;器件表面与第二导电类型重掺杂源区二和第一导电类型重掺杂体接触区二接触的是漏极金属,所述第一导电类型半导体漏区中还具有重掺杂半导体区,所述重掺杂半导体区为第一导电类型半导体区或者第二导电类型半导体区,所述重掺杂半导体区上表面具有浮空电极,所述重掺杂半导体区与第一导电类型重掺杂体接触区二之间不存在将二者连通的第一导电类型重掺杂半导体区域,第二导电类型重掺杂源区二、部分第一导电类型漏区及部分超结表面耐压区的上表面具有第二栅介质层,所述第二栅介质层的上表面具有第二栅极,所述第二栅极与所述浮空电极相连接;所述第一导电类型半导体漏区、第二导电类型重掺杂源区二、第一导电类型重掺杂体接触区二、重掺杂半导体区、漏极金属、第二栅介质层、第二栅极和浮空电极形成第二有源区,第二有源区和超结表面耐压区相靠近侧形成第二导电类型MOSFET。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710630457.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top