[发明专利]基于FPGA‑CPU混合架构的高速信息交互系统

摘要

一种基于FPGA‑CPU混合架构的高速信息交互系统，包括FPGA模块、中央控制模块和交互终端，其中FPGA模块和中央控制模块通过PCIe接口进行数据通讯，中央控制模块接收筛选外部的多路TCP需求数据，并存储历史需求数据，生成历史数据分价表并进行维护；FPGA管理维护实时需求数据生成的实时数据分价表，并根据交互终端的触发调用历史数据分价表和实时数据分价表执行相应的操作指令，进行快速决策、组单，生成交互指令，通过交互终端实现信息交互；实时数据分价表采用硬件双调排序方法进行内容排序，历史数据分价表采用平衡树方法进行内容排序；本发明将FPGA和CPU交互的延时控制在较优延时内，采用灵活、有效的通讯方式，发挥FPGA和CPU各自的处理特点，从而提升混合架构系统的加速比。

主权项

一种基于FPGA‑CPU混合架构的高速信息交互系统，其特征在于，包括：FPGA模块、中央控制模块和交互终端，其中：FPGA模块和中央控制模块通过PCIe接口进行数据通讯，中央控制模块接收筛选外部的多路TCP需求数据，并存储历史需求数据，生成分价表，即历史数据分价表并进行维护；FPGA管理维护实时需求数据生成的分价表，即实时数据分价表，并根据交互终端的触发调用历史数据分价表和实时数据分价表执行相应的操作指令，进行快速决策、组单，生成交互指令，通过交互终端实现信息交互；所述的FPGA模块包括：需求数据管理模块、交互策略管理模块和快速封装报单模块，其中：需求数据管理模块维护交互数据请求的实时需求信息，交互策略管理模块对历史需求数据进行分析与处理，持续轮询当前交互数据请求的需求是否触发既定策略，在满足策略条件时根据实时需求信息速向快速封装报单模块发送报单参数，快速封装报单模块在收到有效参数后，立即将参数填入固定位置，使用指定的协议格式对外发送交互数据请求报单信息；所述的快速组单、报单是指：当交互数据请求满足预设规则时，触发相应的报单操作；FPGA将通过(价格，数量)元组对应到指定的交互数据请求上，封装成API认可的数据包对外发送相关指令。