[发明专利]一种基于FPGA的最短路由实现方法

摘要

本发明公开一种基于FPGA的最短路由实现方法，利用FPGA的高速并发特性，SDN控制器通过UDP协议上传拓扑信息，FPGA解析UDP数据包获取拓扑信息，存储在DDR2中。当用户发起访问请求时，访问DDR2获取拓扑信息通过最短路由算法得到最佳传输路径信息，将该信息打包成UDP数据并下发至SDN控制器。本发明能实现在高速网络环境下提高数据的传输效率。

主权项

一种基于FPGA的最短路由实现方法，其特征是，包括如下步骤：步骤1、SDN控制器上传拓扑信息至FPGA；步骤2、FPGA接收各个SDN控制器上传的拓扑信息，根据每条拓扑信息中的源转发器得到存储器地址，每个源转发器对应1个DDR2的存储空间，将各条拓扑信息逐条存入各拓扑信息中源转发器所对应的DDR2存储空间中；即具有相同源转发器的拓扑信息存储在DDR2的相同存储空间中，具有不同源转发器的拓扑信息存储在DDR2的不同存储空间中；步骤3、用户发起访问请求，SDN控制器收到请求并上传请求信息至FPGA；步骤4、FPGA收到用户请求信息，并根据该请求信息的源转发器得到存储器地址，每个源转发器对应1个DDR2的存储空间，去访问该请求信息中的源转发器所对应DDR2的存储空间；步骤5、FPGA提取DDR2中同一个存储空间的所有拓扑信息，并将这些拓扑信息中的权值加上由请求信息中的源转发器到当前DDR2的存储空间所对应的源转发器的权值，得到由请求信息中的源转发器到当前DDR2的存储空间中所有拓扑信息中的目的转发器的权值，找出更新后的最短路径；步骤6、FPGA判断步骤5所找出的最短路径的目的转发器是否为请求信息中的目的转发器；若是则进入步骤7；否则将找出的最短路径中的目的转发器作为新的源转发器，并根据新的源转发器得到存储器地址，每个源转发器对应1个DDR2的存储空间，去访问该存储器地址所对应的DDR2的存储空间，并转至步骤5；步骤7、FPGA生成最短路径的路径信息，并发送至各SDN控制器。