[发明专利]半导体装置及其制造方法在审
| 申请号： | 201710662161.0 | 申请日： | 2017-08-04 |
| 公开（公告）号： | CN108630762A | 公开（公告）日： | 2018-10-09 |
| 发明（设计）人： | 矶贝达典;野口将希 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | H01L29/792 | 分类号： | H01L29/792;H01L29/51;H01L29/788;H01L21/28 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施方式提供一种能够使针对成膜时可能产生的缺陷的对策得以优化的半导体装置及其制造方法。根据实施方式，半导体装置具备：积层体，由绝缘层与导电层交替地积层而成；阻挡绝缘膜，设置在绝缘层表面及导电层表面；电荷蓄积膜，设置在阻挡绝缘膜表面；隧道绝缘膜，具有设置在电荷蓄积膜表面的第1绝缘膜、设置在第1绝缘膜表面的第2绝缘膜、及设置在第2绝缘膜表面的第3绝缘膜；以及通道膜，设置在第3绝缘膜表面。至少在第1绝缘膜或第3绝缘膜中包含缺陷终止元素，且第1绝缘膜、第2绝缘膜及第3绝缘膜的缺陷终止元素含有浓度各不相同。 | ||
| 搜索关键词： | 绝缘膜 半导体装置 绝缘膜表面 阻挡绝缘膜 电荷蓄积 缺陷终止 绝缘层 导电层表面 绝缘层表面 隧道绝缘膜 导电层 积层体 膜表面 通道膜 成膜 制造 优化 | ||
【主权项】：
1.一种半导体装置，其特征在于具备：积层体，由绝缘层与导电层交替地积层而成；阻挡绝缘膜，设置在所述绝缘层表面及所述导电层表面；电荷蓄积膜，设置在所述阻挡绝缘膜表面；隧道绝缘膜，具有设置在所述电荷蓄积膜表面的第1绝缘膜、设置在所述第1绝缘膜表面的第2绝缘膜、及设置在所述第2绝缘膜表面的第3绝缘膜；以及通道膜，设置在所述第3绝缘膜表面；且至少在所述第1绝缘膜或所述第3绝缘膜中包含缺陷终止元素，所述第1绝缘膜、所述第2绝缘膜及所述第3绝缘膜的缺陷终止元素含有浓度各不相同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710662161.0/，转载请声明来源钻瓜专利网。
- 上一篇：半导体元件制造方法
- 下一篇：一种光电转换装置及其制备方法
- 同类专利
- 专利分类
