[发明专利]一种8路服务器UPI互连拓扑装置

摘要

本发明公开了一种8路服务器UPI互连拓扑装置，包括计算节点NODE0、计算节点NODE1、背板、UPI mezz，计算节点上面部署4颗intel Skylake处理器。4颗处理器呈口字形排列于四角，4颗处理器在一个计算节点内组成一个环形。这种拓扑可以将8路互联UPI通道分为前向和后向两部分，UPI从计算节点前后分别输出，避免从一侧输出而占用更多的空间，从而缩小计算节点宽度。

主权项

一种8路服务器UPI互连拓扑装置，其特征是，包括计算节点NODE0、计算节点NODE1、背板、UPI mezz，计算节点NODE0和计算节点NODE1上分别部署四颗CPU：计算节点NODE0部署CPU0、CPU1、CPU2、CPU3，CPU0、CPU1、CPU2、CPU3依次进行连接形成第一连接回路，计算节点NODE1部署CPU4、CPU5、CPU6、CPU7，CPU4、CPU5、CPU6、CPU7依次进行连接形成第二连接回路；UPI mezz提供UPI互连的前向连接通道：CPU2与CPU6进行连接，CPU3与CPU7进行连接；背板提供UPI互连的后向连接通道：CPU0与CPU5进行连接，CPU1与CPU4进行连接。