[发明专利]重布线层的测试方法在审
| 申请号： | 201710680424.0 | 申请日： | 2017-08-10 |
| 公开（公告）号： | CN109037088A | 公开（公告）日： | 2018-12-18 |
| 发明（设计）人： | 林汉文;徐宏欣;张简上煜;林南君 | 申请（专利权）人： | 力成科技股份有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 梁挥;祁建国 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种重布线层的测试方法，一导电层成形于载体的第一表面，重布线层成形于位在第一表面的该导电层以及载体的第二表面，接着于重布线层上执行断路测试及短路测试，由于导电层与位于导电层上的重布线层构成一封闭的回路，若重布线层成形良好则会有负载呈现，此外，由于重布线层与载体的第二区域构成一开启的回路，若重布线层成形良好则不会有负载呈现，因此，可在芯片结合于重布线层之前确定重布线层是否具有缺陷，则将不会因为重布线层的缺陷而浪费良好的芯片。 | ||
| 搜索关键词： | 重布线层 导电层 成形 第一表面 导电层成形 第二表面 第二区域 短路测试 断路测试 芯片结合 测试 芯片 封闭 | ||
【主权项】：
1.一种重布线层的测试方法，其特征在于，包括：成形一导电层于一载体的第一表面的第一区域上；成形一重布线层于位在该第一区域的导电层上、以及该载体的第一表面的第二区域上；于该重布线层上执行一断路测试及一短路测试。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于力成科技股份有限公司，未经力成科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710680424.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种毫米波收发组件高温多梯度高焊透率烧结方法
- 下一篇：重布线层的测试方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
