[发明专利]基于FPGA的LiFi信号解调方法及解调器

摘要

本发明涉及一种基于FPGA的LiFi信号解调方法及解调器，该方法包括步骤：接收发送端发送的信号，该信号中带有信道空闲标志信号flg_idll和一帧数据中的起始标识信号；在T0的3T0/8时刻对输入信号采样，利用设置的采样标志信号flg_smp的上升沿对接收的信号进行采样；计数采样信号中脉冲的个数，如在T0时间内计数脉冲为N1个，则判定为接收到一个‘1’信号，如在T0时间内计数脉冲为N2个，则判定为接收到一个‘0’信号。本发明实施例提供的解调方法及解调器，能够保证不论有无数据传输以及不论传输何种数据，承载传输数据的照明灯光都能保持正常的照明功能。还能保证收发两端时钟不同步的情况下正确接收数据。

主权项

一种基于FPGA的LiFi信号解调方法，其特征在于，包括步骤：接收发送端发送的信号，该信号中带有信道空闲标志信号flg_idll和一帧数据中的起始标识信号；当空闲标志信号产生单元提取出flg_idll＝‘1’时，表示信道空闲；当提取出flg_idll＝‘0’时，表示信道在传输数据；在每位传输数据周期T0的3T0/8时刻对串行输入信号采样，以帧起始标志产生单元获得的帧起始标志信号flg_frm为一帧的开始，利用采样信号产生单元产生的采样标志信号flg_smp的上升沿对接收的信号进行采样；f0为基带频率，T0＝1/f0；0/1输出判决采样单元计数采样信号中脉冲的个数，如在T0时间内计数脉冲为N1个，则判定为接收到一个‘1’信号，如在T0时间内计数脉冲为N2个，则判定为接收到一个‘0’信号；‘1’和‘0’均为二进制数，分别对应于高电平和低电平；接收到的0/1数据由输出缓冲单元暂存后，以8位并行方式输出。