[发明专利]半导体器件的形成方法有效
| 申请号： | 201710701136.9 | 申请日： | 2017-08-16 |
| 公开（公告）号： | CN109411413B | 公开（公告）日： | 2020-11-27 |
| 发明（设计）人： | 王梓;张冬平;潘亚武 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司 |
| 主分类号： | H01L21/8232 | 分类号： | H01L21/8232 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 张振军;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件的形成方法，所述方法包括以下步骤：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域和第二区域中分别形成有栅极，所述栅极的顶部表面形成有硬掩膜层，所述第一区域中的硬掩膜层的厚度大于所述第二区域中的硬掩膜层的厚度；形成保护层，所述保护层覆盖所述半导体衬底的表面与所述栅极的侧壁，且暴露出所述硬掩膜层的顶部；刻蚀去除所述硬掩膜层；去除所述保护层；形成覆盖所述半导体衬底和栅极的第一层间介质层；平坦化所述第一层间介质层直至暴露出所述栅极的顶部。本发明方案可以有效地避免硬掩膜层厚度不均匀对第一层间介质层平坦化工艺的影响。 | ||
| 搜索关键词： | 半导体器件 形成 方法 | ||
【主权项】：
1.一种半导体器件的形成方法，其特征在于，包括以下步骤：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域和第二区域中分别形成有栅极，所述栅极的顶部表面形成有硬掩膜层，所述第一区域中的硬掩膜层的厚度大于所述第二区域中的硬掩膜层的厚度；形成保护层，所述保护层覆盖所述半导体衬底的表面与所述栅极的侧壁，且暴露出所述硬掩膜层的顶部；刻蚀去除所述硬掩膜层；去除所述保护层；形成覆盖所述半导体衬底和栅极的第一层间介质层；平坦化所述第一层间介质层直至暴露出所述栅极的顶部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710701136.9/，转载请声明来源钻瓜专利网。
- 上一篇：晶片的加工方法
- 下一篇：半导体结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
