[发明专利]印制电路板中内埋应变计的制备方法在审
| 申请号： | 201710715482.2 | 申请日： | 2017-08-20 |
| 公开（公告）号： | CN107484359A | 公开（公告）日： | 2017-12-15 |
| 发明（设计）人： | 何敏;李小刚 | 申请（专利权）人： | 西南电子技术研究所（中国电子科技集团公司第十研究所） |
| 主分类号： | H05K3/46 | 分类号： | H05K3/46;H05K3/32;H05K1/18 |
| 代理公司： | 成飞(集团)公司专利中心51121 | 代理人： | 郭纯武 |
| 地址： | 610036 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种印制电路板中内埋应变计的制备方法，利用本发明可以避免采用IPC‑JEDEC9704标准要求应变计粘贴于距离被测元器件角点2mm，测点实际远离被测焊点测试值与焊点真实应力值误差较大的不足。本发明通过下述技术方案予以实现将整个多层复合印制电路板划分为顶层电路板、中层电路板和底层电路板，在各底层电路板的各自接触表面设置用于各层电路板之间对位层压粘接的三点或多点对位图形或对位孔，并在被测表贴元器件焊点正下方或附近的印制电路板中内埋入粘贴片式应变计；然后将上述各层电路板通过半固化片层压粘接，形成内埋应变计的印制电路板裸板，在裸板上电装表贴元器件，形成一种内埋应变计的印制电路板组件。 | ||
| 搜索关键词： | 印制 电路板 中内埋 应变 制备 方法 | ||
【主权项】：
一种印制电路板中内埋应变计的制备方法，其特征在于包括如下步骤：依据混合电路印制线版图设计方案，将整个多层复合印制电路板划分为包含通孔、埋孔、盲孔和印制线路图的顶层电路板(15)、中层电路板(23)和底层电路板(27)，在顶层电路板(15)、中层电路板(23)和底层电路板(27)的各自接触表面设置用于各层电路板之间对位层压粘接的三点或多点对位图形或对位孔，需粘贴应变计的顶层电路板或底层电路板是双层或多层板；并在被测表贴元器件焊点正下方或附近的印制电路板中内埋入粘贴片式应变计，片式应变计引线焊接在顶层电路板应变计连接电路图印制线上；然后将上述顶层电路板(15)与中层电路板(23)和底层电路板(27)通过半固化片层压粘接，形成内埋应变计的印制电路板裸板，在裸板上电装表贴元器件，形成一种内埋应变计的印制电路板组件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西南电子技术研究所（中国电子科技集团公司第十研究所），未经西南电子技术研究所（中国电子科技集团公司第十研究所）许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710715482.2/，转载请声明来源钻瓜专利网。
