[发明专利]一种面向高性能的异构多核共享cache缓冲管理方法有效
申请号: | 201710717161.6 | 申请日: | 2017-08-21 |
公开(公告)号: | CN107463510B | 公开(公告)日: | 2020-05-08 |
发明(设计)人: | 方娟;张希蓓;陈欢欢;刘士建 | 申请(专利权)人: | 北京工业大学 |
主分类号: | G06F12/0842 | 分类号: | G06F12/0842;G06F9/48;G06F9/50 |
代理公司: | 北京思海天达知识产权代理有限公司 11203 | 代理人: | 张慧 |
地址: | 100124 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种面向高性能的异构多核共享cache缓冲管理方法,首先在共享末级缓存L2级Cache(LLC)的GPU侧建立一个与其结构相同的缓冲buffer,GPU消息首先访问buffer,从而达到过滤GPU流请求的目的,为CPU应用程序腾出LLC空间。在加入buffer的基础上,针对CPU应用程序和GPU应用程序不同的特性,采用合理的替换策略,增加cache命中率。最后,调整buffer的大小,根据IPC划分指标在运行前改变buffer大小,找到最优性能方案,从而达到提升系统性能的目的。 | ||
搜索关键词: | 一种 面向 性能 多核 共享 cache 缓冲 管理 方法 | ||
【主权项】:
一种面向高性能的异构多核LLC缓冲管理方法,其特征在于,包括以下步骤:步骤1,实现CPU请求与GPU请求区分,跟踪访存请求,使用标志位CPUorGPU来区分不同核心的访存请求;步骤2,在共享末级缓存L2级Cache(LLC)的GPU侧建立一个与其结构相同的缓冲buffer;步骤3,根据不同核心访存请求的标志位CPUorGPU决定访存请求映射到L2Cache地址还是buffer地址;步骤4,实现GPU请求的过滤,包括以下步骤:步骤4.1,缓冲过滤在L2Cache的请求缓冲队列L1RequestToL2Cache中,判断CPUorGPU消息标志位,如果该请求是来自CPU核心的L1级Cache,将该访存请求映射到LLC,如果该请求是来自GPU核心的L1级Cache,将该访存请求先映射到buffer,若未在buffer中命中,再映射到LLC;步骤4.2,静态调整改变buffer大小,将其分别改为12%LLC大小、25%LLC大小和50%LLC大小,统计共享缓存CPU和GPU程序各自的单位周期内执行的指令数量(Instructions Per Cycle简称IPC),找到性能最优的buffer大小;步骤5,将合理的替换策略应用于buffer中,当请求访问buffer时,使用更适合GPU应用程序的改进的LRU替换算法(PseudoLRU)将不常用的块替换掉。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京工业大学,未经北京工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710717161.6/,转载请声明来源钻瓜专利网。