[发明专利]一种多孔悬膜及其制备方法在审
申请号: | 201710725549.0 | 申请日: | 2017-08-22 |
公开(公告)号: | CN107481922A | 公开(公告)日: | 2017-12-15 |
发明(设计)人: | 杨涛;王桂磊;李俊峰 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L23/14 |
代理公司: | 北京集佳知识产权代理有限公司11227 | 代理人: | 骆宗力,王宝筠 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请公开了一种多孔悬膜及其制备方法,其中,多孔悬膜的制备方法利用键合工艺在具有氧化硅层的硅衬底表面键合另外一个硅衬底,然后对其中的一个硅衬底进行减薄和刻蚀后形成由多个第一通孔构成的图形的悬膜层,并对另外一个硅衬底与第一通孔相对应的位置进行刻蚀形成多个与第一通孔对应的第二通孔,最后刻蚀去除第一通孔和第二通孔之间的氧化硅层,以获得多孔悬膜;多孔悬膜的制备方法制备的多孔悬膜的厚度由减薄处理后剩余的硅衬底的厚度决定,摆脱了集成电路薄膜生长技术的制约,实现了制备较大厚度的悬膜层的目的;并且悬膜层的材料为剩余的硅衬底,硅衬底的强度相较于氧化硅或氮化硅而言均较大,从而实现了制备较高强度的悬膜层的目的。 | ||
搜索关键词: | 一种 多孔 及其 制备 方法 | ||
【主权项】:
一种多孔悬膜的制备方法,其特征在于,包括:提供第一硅衬底及第二硅衬底;在所述第一硅衬底表面形成氧化硅层;利用键合工艺在所述氧化硅层表面键合所述第二硅衬底;对所述第一硅衬底或第二硅衬底进行减薄处理,以获得包括待处理悬膜和悬膜衬底的结构,其中,所述待处理悬膜为减薄处理后的硅衬底,所述悬膜衬底为另一硅衬底;对所述待处理悬膜进行图形的光刻并刻蚀,形成多个贯穿所述待处理悬膜,并使所述氧化硅层裸露的第一通孔,以获得悬膜层;对所述悬膜衬底进行图形的双面对准光刻并刻蚀,形成多个贯穿所述悬膜衬底,并使所述氧化硅层裸露的第二通孔,一个所述第二通孔与一个所述第一通孔对应,对应的第一通孔和第二通孔在所述氧化硅层上的投影的位置至少部分重合;刻蚀去除所述第一通孔与所述第二通孔之间的氧化硅层,以获得多孔悬膜。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710725549.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造