[发明专利]一种针对FPGA内嵌TAP接口的调试链路及调试方法有效
| 申请号： | 201710765377.X | 申请日： | 2017-08-30 |
| 公开（公告）号： | CN107608846B | 公开（公告）日： | 2020-09-29 |
| 发明（设计）人： | 娄冕;张洵颖;杨博;崔媛媛;赵翠华 | 申请（专利权）人： | 西安微电子技术研究所 |
| 主分类号： | G06F11/267 | 分类号： | G06F11/267;G06F11/273;G01R31/28 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 徐文权 |
| 地址： | 710065 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种针对FPGA内嵌TAP接口的调试链路及调试方法，通过设置一个UART串口作为片上互连总线上的主机，为调试软件提供发起片上访问的通信链路，并将用户自定义的JTAG与TAP链路上的观测点以从机的形式也映射到片上互连总线的虚拟从机中，通过串口调试软件实时检查观测点的状态，确认用户自定义设计的正确性。本发明具有调试范围广泛、可观性高且易于操作的特点，所需要的软硬件环境都是成熟设计，无需新增研发任务即可快速实现调试目的，相对于示波器调试需要反复修改和综合设计，本发明将观测点大规模的集成于片上可寻址空间，只需要一次设计就可完成所有的调试任务，能够大幅度缩短调试周期。 | ||
| 搜索关键词： | 一种 针对 fpga tap 接口 调试 方法 | ||
【主权项】：
一种针对FPGA内嵌TAP接口的调试链路，其特征在于，通过设置一个UART串口作为片上互连总线上的主机，为调试软件提供发起片上访问的通信链路，并将用户自定义的JTAG与TAP链路上的观测点以从机的形式也映射到片上互连总线的虚拟从机中，通过串口调试软件实时检查观测点的状态，确认用户自定义设计的正确性。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所，未经西安微电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710765377.X/，转载请声明来源钻瓜专利网。
- 上一篇：硬件测试方法、装置及系统
- 下一篇：电子设备及其控制方法和控制装置
