[发明专利]一种高效的基于时延波束形成的宽带数字阵列接收通道

摘要

本发明公开了一种高效的基于时延波束形成的宽带数字阵列接收通道，包括N个低噪声功放、数模转换模块、整数倍时延模块、数字控制振荡器、幅相加权模块、第一和第二分数时延加权模块，以及两个子滤波器组和抽取模块，其中低噪声功放通过数模转换模块和整数倍时延模块连接数字控制振荡器，其同相输出、正交输出分别通过同一个幅相加权模块连接第一和第二分数时延加权模块；分别合并对应I、Q路的分数时延加权模块的各输出，再分别作为两个子滤波器组的输入，子滤波器组的输出端分别连接一个抽取倍数相同的抽取模块。本发明设置各通道共用一个子滤波器组来完成分数时延处理，再将抽取环节后置，从而有效减少对乘法器和加法器硬件资源的消耗。

主权项

一种高效的基于时延波束形成的宽带数字阵列接收通道，包括N个低噪声功放、数模转换模块、整数倍时延模块、数字控制振荡器、幅相加权模块、第一分数时延加权模块和第二分数时延加权模块，以及两个子滤波器组和抽取模块，其中通道数N大于2，其特征在于，所述子滤波器组包括L+1个Farrow子滤波器，子滤波器组的输出为L+1个Farrow子滤波器的滤波结果合并，其中L大于1；且第一、二分数时延加权模块的输出端口为L+1路；低噪声功放的输入端用于输入宽带数字阵列接收信号，输出端连接数模转换模块的输入端；数模转换模块的输出端连接整数倍时延模块的输入端；整数倍时延模块的输出端连接数字控制振荡器的输入端；数字控制振荡器的同相输出端通过正交混频器连接幅相加权模块的第一输入端，数字控制振荡器的正交输出端通过正交混频器连接幅相加权模块的第二输入端，并将对应幅相加权模块的第一、第二输入端的两个输出端定义为第一、第二输出端；幅相加权模块的第一输出端连接第一分数时延加权模块的输入端，第二输出端连接第二分数时延加权模块的输入端，其中连接同一幅相加权模块的第一、第二分数时延加权模块的分数时延加权因子相同；N个第一分数时延加权模块的各输出端合并为一路第一合并输出端，L+1路第一合并输出端分别与第一子滤波器组的L+1个Farrow子滤波器的输入端相连；N个第二分数时延加权模块的各输出端合并为一路第二合并输出端，L+1路第二合并输出端分别与第二子滤波器组的L+1个Farrow子滤波器的输入端相连；第一、二子滤波器组的输出端分别连接一个抽取倍数相同的抽取模块。