[发明专利]集成电路和电子设备

摘要

本发明涉及集成电路。提供能够抑制逻辑块间的信号延迟的集成电路。集成电路具备：分别具有第一逻辑块和包含第一开关电路的第一开关块的第一至第三基本单元；第一布线，将第一基本单元的第一开关电路和第一逻辑块连接；第二布线，将第一基本单元的第一开关电路和第二基本单元的第一开关电路连接；第三布线，将第一基本单元的第一开关电路和第三基本单元的第一开关电路直接连接；第四布线，将第二基本单元的第一开关电路和第一逻辑块连接；第五布线，将第二基本单元的第一开关电路和第三基本单元的第一开关电路连接；以及第六布线，将第三基本单元的第一开关电路和第一逻辑块连接，第三布线与第二基本单元的第一开关电路的输入端子之一连接。

主权项

1.一种集成电路，其中，具备：第一基本单元、第二基本单元和第三基本单元，所述第二基本单元位于所述第一基本单元和所述第三基本单元之间，各基本单元具有进行逻辑运算的第一逻辑块以及第一开关块，所述第一开关块包含第一开关电路，所述第一开关电路具有：矩阵状排列的双端开关元件、与配置在同一列的双端开关元件的一个端子连接的输入端子以及与排列在同一行的双端开关元件的另一个端子连接的输出端子；第一布线，将所述第一基本单元的所述第一开关电路和所述第一基本单元的所述第一逻辑块连接；第二布线，将所述第一基本单元的所述第一开关电路和所述第二基本单元的所述第一开关电路连接；第三布线，将所述第一基本单元的所述第一开关电路和所述第三基本单元的所述第一开关电路直接连接；第四布线，将所述第二基本单元的所述第一开关电路和所述第二基本单元的所述第一逻辑块连接；第五布线，将所述第二基本单元的所述第一开关电路和所述第三基本单元的所述第一开关电路连接；以及第六布线，将所述第三基本单元的所述第一开关电路和所述第三基本单元的所述第一逻辑块连接，所述第三布线与所述第二基本单元的所述第一开关电路的输入端子之一连接。