[发明专利]一种多/众核架构TriBA-CMPs的布局布线方法

摘要

本发明涉及一种多/众核架构TriBA‑CMPs的布局布线方案tMesh，属于计算机体系结构、高性能计算、多/众核处理器体系结构技术领域。本发明基于TriBA‑CMPs基三层次化递归可扩展特性，提出tMesh布局布线方案：f层tMesh由3个分别位于左上、左下和右下的f‑1层tMesh，以及右上区域的1个Lf+1级Cache单元布局实现；3个f‑1层tMesh间互连实现f层tMesh布线时，左上和左下、左下和右下、左上和右下间分别通过纵向、横向、先纵后横或先横后纵布线相连；Lf+1级Cache单元与3个分别位于左上、右下、左下f‑1层tMesh中的Lf级Cache单元互连时，分别采用横向、纵向、先纵后横或先横后纵布线相连。与传统2D‑mesh‑Tile相比，本发明不但具有其布局布线简洁易于最终工艺实现的优势，还具有很好的层次化可扩展特性。

主权项

一种多/众核架构TriBA‑CMPs的布局布线方案tMesh，其特征在于：包括F层tMesh布局方法和tMesh布线方法，其中F为自然数；tMesh布局方法包括以下步骤：步骤1：布局1层tMesh：该层包括3个coreTile和1个Cache单元，其中coreTile表示用于内核布局的Tile，Cache表示高速缓冲存储器，本层的1个Cache单元包括1个cacheTile，cacheTile表示用于Cache单元的Tile；且：3个coreTile分别位于左上、左下和右下位置，各coreTile对应原TC1的节点x1∈{3,1,2}，即编号分别为3、1、2；标记该Tile类型为C；1个cacheTile位于右上区域，构成L2级Cache单元，标记该级的cacheTile为L2；如果F＝1，退出；否则，令f＝2；步骤2：布局f层tMesh：该层包括3个f‑1层tMesh和1个Cache单元，本层的Cache单元包括4f‑1个cacheTile；且：3个f‑1层tMesh分别位于左上、左下和右下位置，在TCf中编号分别为和各f‑1层tMesh对应原TCf‑1的节点其中xi∈{3,1,2}，1≤i≤f‑1；1个Cache单元位于右上区域，构成Lf+1级Cache单元，标记该级所有的cacheTile为Lf+1；令f＝f+1；如果f＝F+1，退出；否则，返回步骤2布局下一层tMesh；tMesh布线方法包括TriBA‑cNoC布线和TriBA‑mNoC布线，具体方法步骤如下：步骤1：布线1层tMesh：1层TriBA‑cNoC布线：编号为3和1的coreTile，即左上与左下内核对应的路由器通过纵向布线直接连接；编号为1和2的coreTile，即左下与右下内核对应的路由器通过横向布线直接连接；编号为2和3，即右下和左上内核的coreTile对应的路由器通过下述两种方式之一相连接：先横向后纵向或者先纵向后横向；1层TriBA‑mNoC布线：横向布线，直接连接左上内核路由器和L2级Cache单元提供的接口；纵向布线，直接连接右下内核路由器和L2级Cache单元提供的接口；通过下述两种方式之一布线连接左下内核路由器与L2级Cache单元提供的接口：先横向后纵向或者先纵向后横向；如果F＝1，退出；否则，令f＝2；步骤2：布线f层tMesh：f层TriBA‑cNoC布线：编号为31f‑1和13f‑1的coreTile对应的路由器通过纵向布线直接连接；编号为12f‑1和21f‑1的coreTile对应的路由器通过横向布线直接连接；编号为32f‑1和23f‑1的coreTile对应的路由器通过下述两种方式之一相连接：先横向后纵向或者先纵向后横向；f层TriBA‑mNoC布线：左上f‑1层tMesh的Lf级Cache单元与本f层tMesh的Lf+1级Cache单元的接口通过横向布线连接；右下f‑1层tMesh的Lf级Cache单元与本f层tMesh的Lf+1级Cache单元的接口通过纵向布线连接；左下f‑1层tMesh的Lf级Cache单元与本f层tMesh的Lf+1级Cache单元的接口通过通过下述两种方式之一布线连接：先横向后纵向或者先纵向后横向；令f＝f+1；如果f＝F+1，退出；否则，返回步骤2布线下一层tMesh。